【正文】 1． 離散的，不連續(xù)的信號(hào)，稱為（ B ） A、模擬信號(hào) B、數(shù)字信號(hào) 2． 組合邏輯電路通常由（ A ）組合而成。 A、門(mén)電路 B、觸發(fā)器 C、計(jì)數(shù)器 3． 十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個(gè) A、 16 B、 2 C、 4 D、 8 4． 一位 8421BCD 碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ C ） A、 4： 6 B、 1： 10 C、 4： 10 D、 2： 4 5． 能實(shí)現(xiàn)脈沖延時(shí)的電路是（ B ） A、多諧振蕩器 B、單穩(wěn)態(tài)觸發(fā)器 C、施密特觸發(fā)器 6． 8線 — 3線優(yōu)先編碼器的輸入為 70 II ? ，當(dāng)優(yōu)先級(jí)別最高的 7I 有效時(shí)，其輸出 012 YYY 的值是（ C ） A、 111 B、 010 C、 000 D、 101 7． JK 觸發(fā)器在 CP作用下，若狀態(tài)必須發(fā)生翻轉(zhuǎn)，則應(yīng)使（ B ） A、 J=K=0 B、 J=K=1 C、 J=O， K=1 8．有一個(gè)左移位寄存器，當(dāng)預(yù)先置入 1011 后，其串行固定接 0，在 4 個(gè)移位脈沖 CP 作用下，四位數(shù) 據(jù)的移位過(guò)程是（ A ） A、 1011— 0110— 1100— 1000— 0000 B、 1011— 0101— 0010— 0001— 0000 9．有一位二進(jìn)制數(shù)碼需要暫時(shí)存放起來(lái)，應(yīng)選用（ A ） A、觸發(fā)器 B、 2選 1 數(shù)據(jù)選擇器 C、全加器 10． EPROM 是指（ D ） A、隨機(jī)讀寫(xiě)存儲(chǔ)器 B、可編程邏輯陣列 可編程只讀存儲(chǔ)器 D、可擦除可編程只讀存儲(chǔ)器 11. 下列各式中的四變量 A、 B、 C、 D的最小項(xiàng)是： A 。 (A)ABCD (B)AB(C+D) (C)A +B+C+D (D)A+B+C+D 12. Y= AB C D C? ? ? 的反函數(shù)為 A 。 (A)Y = ( )A B C D C? ? ? ? (B)Y =( )A B C D C? ? ? ? (C)Y = ( )A B C D C? ? ? ? (D)Y =( )A B C D C? ? ? ? 13. 四個(gè)邏輯變量的取值組合共有 B 。 (A)8 (B)16 (C)4 (D)15 14. 已知邏輯函數(shù) F（ A， B） ＝ AB＋ AB，是函數(shù)值為 1的 A， B 取值組合是： C 。 (A)00， 11 (B)01， 00 (C)01， 10 (D)01， 11 15. 2048 8位 RAM 芯片，其數(shù)據(jù)線的個(gè)數(shù)是： B 。 (A)11 (B)8 (C)14 (D)211 16．離散的，不連續(xù)的信號(hào)，稱為（ B ）。 A．模擬信號(hào) 17．組合邏輯電路通常由（ A ）組合而成。 A．門(mén)電路 18． 8 線 — 3線優(yōu)先編碼器的輸入為 I0— I7 ，當(dāng)優(yōu)先級(jí)別最高的 I7有效時(shí)，其輸出 012 YYY ?? 的值是（ C ）。 A． 111 19．十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ C ）個(gè)。 A． 16 20．一位 8421BCD 碼譯碼器的數(shù)據(jù)輸入線與譯碼輸出線的組合是（ C ）。 A． 4:6 :10 :10 :4 21．常用的數(shù)字萬(wàn)用表中的 A/D 轉(zhuǎn)換器是 （ B ）。 A．逐次逼近型 ADC ADC ADC 22． ROM屬于（ A ）。 A．組合邏輯電路 23．有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入 1011 后，其串行輸入固定接 0，在 4個(gè)移位脈沖 CP作用下，四位數(shù)據(jù)的移位過(guò)程是（ A ）。 — 0000 — 0000 2 若在編碼器中有 50 個(gè) 編 碼 對(duì) 象 ，則 要 求 輸 出 二 進(jìn) 制 代 碼 位 數(shù) 為（ B ）位 。 2在下列邏輯電路中，不是組合邏輯電路的有（ D ）。 2 多諧振蕩器可產(chǎn)生（ B ）。 2以下電路中可以實(shí)現(xiàn)“線與”功能的有（ C ）。 A. TTL 與非門(mén) 門(mén) 2一個(gè) 4 位移位寄存器可以構(gòu)成最長(zhǎng)計(jì)數(shù)器的長(zhǎng)度是（ C ）。 2滿足特征方程 nn ??1 的觸發(fā)器稱為（ C ）。 A、 D 觸發(fā)器 B、 JK 觸發(fā)器 C、 T/觸發(fā)器 施密特觸發(fā)器有（ C ）個(gè)穩(wěn)定狀態(tài)，多諧振蕩器有（ B）個(gè)穩(wěn)定狀態(tài)，單穩(wěn) 態(tài)觸發(fā)器有（ A）個(gè)穩(wěn)定狀態(tài)。 A. 0 3 多諧振蕩器可產(chǎn)生（ B ）。 3石英晶體多諧振蕩器的突出優(yōu)點(diǎn)是（ C ）。 3 以 下 各 電 路 中 ，（ B ）可以產(chǎn)生脈沖定時(shí)。 A. 多諧振蕩器 3 三態(tài)門(mén)輸出高阻狀態(tài)時(shí)，（ B ）是正確的說(shuō)法。 3對(duì)于 TTL 與非門(mén)閑置輸入端的處理，可以（ A ）。 3kΩ接電源 3 CMOS 數(shù)字集成電路與 TTL 數(shù)字集成電路相比突出的優(yōu)點(diǎn)是（ A ）。 A. 微功耗 3 以下電路中常用于總線應(yīng)用的有（ A ）。 門(mén)（三態(tài)門(mén)） 門(mén) 傳輸門(mén) 與非門(mén) 3下面幾種邏輯門(mén)中，可以用作雙向開(kāi)關(guān)的是。（ A ） A． CMOS 傳輸門(mén) B．或非門(mén) Ｃ．異或門(mén) 3能實(shí)現(xiàn)脈沖延時(shí)的電路是：（ B ） A．多諧振蕩器 B．單穩(wěn)態(tài)觸發(fā)器 Ｃ．施密特觸發(fā)器 40．只能讀出數(shù)據(jù)，不能更改數(shù)據(jù)的存儲(chǔ)器是（ B ） A． RAM B． ROM C． PROM D． EPPROM 41． 1024 4位的 RAM 芯片 ,其他地址線的個(gè)數(shù)為 ( C ) A． 4 B． 8 C． 10 D． 210 42． EPPROM 是指（ D ） A．隨機(jī) 讀寫(xiě)存儲(chǔ)器 B．可編程邏輯器件 C．可編程只讀存儲(chǔ)器 D．可擦除可編程只讀存儲(chǔ)器 43．將 256 1 位的 ROM擴(kuò)大為 1024 8 位 ROM，共需（ A ）片 256 1位的 ROM A． 32 B． 10 C． 16 D． 64 44．已知某計(jì)算機(jī)的內(nèi)存設(shè)置有 32 根地址線， 16 位并行輸入 /輸出數(shù)據(jù)線，則它的最大存儲(chǔ)量是（ B ）位 A． 32 16 B． 232 16 C． 216 16 D． 216 32 45．用 ROM 實(shí)現(xiàn)邏輯設(shè)計(jì)時(shí)，要求 ROM 的與陣列必須產(chǎn)生（ ），而用 PLA 實(shí)現(xiàn)邏輯設(shè)計(jì)時(shí)，只要產(chǎn)生 （ A ） A． n 變量的 2n個(gè)最小項(xiàng)； n個(gè)與項(xiàng) B． n 變量的 2n個(gè)最大項(xiàng)； n個(gè)或項(xiàng) C． n 變量個(gè)與項(xiàng)； n變量的 2n個(gè)最小項(xiàng) D． n 個(gè)或項(xiàng)； 2n個(gè)或項(xiàng) 4 若在編碼器中有 50 個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為 B 位。 4一個(gè) 16 選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有 C 個(gè)。 4下列各函數(shù)等式中無(wú)冒險(xiǎn)現(xiàn)象的函數(shù) 式有 D 。 A. BAACCBF ++= B. BABCCAF ++= C. BABABCCAF +++= D. CABABCBAACCBF +++++= E. BABAACCBF +++= 4函數(shù) CBABCAF ++= ，當(dāng)變量的取值為 A、 D 時(shí)，將出現(xiàn)冒險(xiǎn)現(xiàn)象。 =C=1 =C=0 =1， C=0 =0， B=0 50、四 選 一 數(shù) 據(jù) 選 擇 器 的 數(shù) 據(jù) 輸 出 Y 與數(shù)據(jù)輸入 Xi 和地址碼 Ai 之間的邏輯表達(dá)式為 Y= A 。 A. 3XAAXAAXAAXAA 01202001001 +++ B. 01XAA C. 101XA D. 3XAA01 5一個(gè) 8 選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個(gè)。 5在下列 邏輯電路中，不是組合邏輯電路的有 D 。 5八路數(shù)據(jù)分配器，其地址輸入端有 C 個(gè)。