【正文】 逼近型轉(zhuǎn)換器，主要包括 1 個 A/D 轉(zhuǎn)換器、 1 個逐次逼近寄存器、 1 個比較器、和 1 個邏輯控制單元轉(zhuǎn)換中的逐次逼近是按對分原理由控制邏輯電路完 成 [7]。 雙口 RAM IDT 7133 在 雙 CPU之間的通信常采用以下 幾種方式： （ 1）串 行 通信 ： 串行數(shù)據(jù)傳輸時，數(shù)據(jù)是一位一位的在通信線上傳輸?shù)模?這種方式 傳輸設(shè)備 相對簡單 ，應(yīng)用也比較廣泛，但一般用于數(shù)據(jù)量較少、傳輸速率慢、實時性要求不高的場合。 （ 3） DMA 通信 ： DMA 傳輸方式不占用 CPU 資源，但是數(shù)據(jù)傳輸?shù)臅r候需要請求使用總線， 當 出現(xiàn)與 CPU 同時訪問存儲器 的時候 CPU 不得不讓出 總線 ，進入等待狀態(tài) ， 此時就會 影響 CPU 的 整體的 處理效率 ， 而且 有些 CPU 不支持 DMA 功能。 FIFO 和 雙口 RAM 之間的區(qū)別是 FIFO 存儲器 必須 遵循先進先出原則 ，所以 FIFO 沒有外部讀寫地址線，只能順序 地 寫入數(shù)據(jù)和順序讀出數(shù) 據(jù)，讀寫地址的操作由內(nèi)部指針自動加1 完成。 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 14 綜上，本系統(tǒng)采用雙口 RAM 方案實現(xiàn) STM32 和 FPGA 之間的實時通信。兩側(cè)端口均可獨立的對 IDT 7133 內(nèi)部存 儲單元進行訪問。 IDT 7133 兩側(cè)還各有一個忙標志 BUSY 引腳，可以解決訪問沖突。雙口 RAM 具有兩組相同的端口，分別加下標 L 表示左側(cè)和 R 表示右側(cè)。 A0~A10：地址線，用于對內(nèi)部的存儲單元尋址。高電平時，芯片是低功耗狀態(tài)。 R/ LBW ：低字節(jié)讀 /寫控制端，高電平時為讀數(shù)據(jù)狀態(tài)，低電平為寫狀態(tài)。 BUSY ：忙信號。所以本系統(tǒng)采用目前市場上最流行的基于 ARM 公司 CortexM3哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 16 內(nèi)核的準 32 位微控制 STM32，基于 CortexM3 內(nèi)核的 STM32 微控制器與其他微控制器相比性能更加優(yōu)越，在相同主頻下 能處理更多的任務(wù)；功耗低，是便攜式設(shè)備的首選；實時性好；代碼密度得到了很大的改善；使用更方便， 32位處理器，更簡單的編程模型和更便捷的調(diào)試系統(tǒng)；成本更低廉，低端的CortexM3 內(nèi)核微控制器甚至不到 1 美元；免費便捷的開發(fā)工具。 FPGA選型 FPGA(Field Programmable Gate Array)即現(xiàn)場可編程門陣列， 是 20 世紀 80年代中期出現(xiàn)的高密度可編程邏輯器件， 它是在 PAL、 GAL、 EPLD 等邏輯器件的基礎(chǔ)上發(fā)展起來的 [6]。 數(shù)字集成電路的發(fā)展經(jīng) 過了早期的電子管、晶體管、中小型規(guī)模集成電路、超大規(guī)模集成電路（ VLSIC）、專用集成電路（ ASIC）、可編程邏輯器件（ FPGA/CPLD）。 FPGA 采用了邏輯單元陣列 LCA(Logic Cell Array)這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB(Configurable Logic Block)、輸入 /輸出模塊 IOB(Input Output Block)和內(nèi)部連線 (Interconnect)三個部分 [7]。 Altera 公司生產(chǎn)的 FPGA 結(jié)構(gòu) 是基于 SRAM 的 ， 每次工作前需要從芯片外部的存儲器（如 EPROM）加載配置的 數(shù)據(jù)，上電時 FPGA 芯片內(nèi)部 RAM 讀取 EPROM 數(shù)據(jù)， 配置完成后 FPGA進入工作 狀態(tài) ，掉電后 FPGA 內(nèi)部不保存數(shù)據(jù)，下一次工作之前需要重新配置。 FPGA 有四 種 配置模式： 串行模式是使用串行 PROM 對 FPGA 編程 ； 并行主模式 是 使用 一片 FPGA 和 一片 EPROM 的 工作 方式；主從模式 可以用 一片PROM 編程多片 FPGA；外設(shè)模式 是 將 FPGA 作為 MCU 的外設(shè)，由 MCU 對其編程 [8]。 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 17 （ 2） FPGA 可做其它全定制或半定制 ASIC 電路的中的試樣片。 （ 4） FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。 本系統(tǒng)中需要 在 FPGA 中嵌入一個 Nios II/f 型處理器 （ 14001800 個邏輯單元 ） ，一個鎖相環(huán) （ 200 多個邏輯單元 ） ， 再加上一些 I/O 等，一共需要不到3000 個邏輯單元。 Cyclone II 2C35 FPGA 采用全銅層、低 K 值、 伏 SRAM 工藝設(shè)計，裸片尺寸盡可能最小優(yōu)化。 Cyclone II 2C35 FPGA 內(nèi)部資源： 33216 邏輯單元 105 個 M4K RAM 塊 35 個 嵌入式 18? 18 乘法器 4 個同步邏輯 器 475 個 I/O 口 205 個差分通道 672 腳 BGA 封裝 本章小結(jié) 本章以無陀螺捷聯(lián)慣導(dǎo)計算機 系統(tǒng)為背景，首先闡述了無陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)的工作原理，介紹了本系統(tǒng)采用的 9 加速度計 的 配置方案， 接下來簡要地介紹了本 導(dǎo)航計算機 系統(tǒng)的 的整體工作流程， 還對導(dǎo)航計算機的性能需求進行了進一步的分析，最后 對導(dǎo)航計算機硬件系統(tǒng)中所用到的核心器件的選型進行了詳細的分析。其中數(shù)據(jù)采集模塊的主要任務(wù)是將 9 路加速度計輸出的 模擬電壓信號進行同步 A/D 采樣；數(shù)據(jù)解算模塊是 完成對這 9 個加速度計輸出的載體的 9個比力信息的解算 工作 ，從而得到導(dǎo)航所需的各個導(dǎo)航參數(shù)，位置、姿態(tài)、加速度、速度、角加速度、角速度等。本采集 模塊 具有 采樣精度高、 功耗低、可靠性高、性價比高、便于攜帶及實時性好等特點。 兩種輸出形式對應(yīng)的加速度量程都是 2g~+2g，分辨率都是 2021mV/g。 AON 的輸出范圍為 ~，對應(yīng)的加速度量程雖然是 2g~+2g，輸出的是加速度計的反向加速度。 圖 加速度計輸出信號和加速度值之間的關(guān)系 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 19 由于 Model 1221002 型加速度計采用差分輸出時具有零點漂移 小 ，分辨率高等優(yōu)點，所以本系統(tǒng)中加速度計采用差分輸出連接方式。 圖 加速度計 典型差分輸出 硬件連接原理圖 加速度計調(diào)理電路 考慮到要使加速度計輸出的電壓信號范圍與 AD7656 輸入電壓信號范圍的匹配以及濾除高頻噪聲信號的需要，所以在 A/D 轉(zhuǎn)換前要先使加速度計輸出的信號經(jīng)過調(diào)理電路。 減法電路 圖 典型減法電路 根據(jù)減法電路功能可知： VAO= 1RRf (VAOPVAON)， 由于 AD7656 的輸入哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 20 范圍可設(shè)為 ? 5V 或 ? 10V，本系統(tǒng)設(shè)置為 ? 5V 輸入范圍，而加速度計的差分輸出范圍為 ? 4V，所以此處需使用合適的電阻使得 Rf/R1=， 即可使 VAO的輸出信號范圍放大至 ? 5V，其所對應(yīng)的加速度值不變?nèi)詾?? 2g，所以分辨率增加至 2500mV/g。 濾波器可分為有源濾波和無源濾波兩種，無源濾波的優(yōu)點是成本低、運行穩(wěn)定、容量大、技術(shù)也比較成熟，但是對諧波的濾除效果不如有緣濾波，反應(yīng)速度也不如有緣濾波，除此之外有緣濾波還可以動態(tài)補償無功功率。 有源濾波 電路中以巴特沃斯濾波電路最為常用也最為簡單 ，由于一階濾波電路頻率響應(yīng)不夠理想，所以本系統(tǒng)中采用巴特沃斯二階低通濾波電路。 電壓信號通過巴特沃思二階低通濾波電路電壓會被放大 1+ 34RR 倍，但是本系統(tǒng)中電壓信號已經(jīng)不需要被放大，所以將電路調(diào)整為圖 所示，相當于取R4 阻值為 0， R3 阻值為無窮大，這樣放大倍數(shù)就為 1。 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 21 圖 巴特沃斯二階低通濾波電路 圖 本系統(tǒng)中的低通濾波電路 AD7656 管腳連接 設(shè)計 AD7656 的工作是由微控制器 STM32 控制的， 所以首先將 AD7656 的VDRIVE 管腳接在與微控制器 STM32 工作電源相同的 上， VDRIVE 管腳是邏輯電源輸入，輸入電壓用于確定接口的運行電壓，因此 AD7656 的各個管腳的邏輯電平就和微控制器 STM32 的 I/O 的邏輯 電平一致，可以直接連接在一起，無需 電平轉(zhuǎn)換。 AD7656 有串行接口和 高速的 并行接口兩種工作模式。 并行接口模式下可以在字 （ 16 位） 的模式下進行數(shù)據(jù)操作， 也可以在字節(jié)的模式下進行數(shù)據(jù)操作， 本采集模塊里就是采用字模式下的數(shù)據(jù)操作 ，將 W /B 置低電平。轉(zhuǎn)換的時候 BUSY 管腳一直處于高電平狀態(tài)，變?yōu)榈碗娖綍r說明轉(zhuǎn)換完畢，此時只要 把 CS 和 RD 管腳電平拉低，輸出端口就開始輸出數(shù)據(jù)。 圖 AD7656 并行接口字模式下的讀操作數(shù)據(jù)流 兩片 AD7656 的硬件連接設(shè)計 如圖 （ a）和圖 （ b） ： 第一片 AD7656 的 V1V6 和第二片 AD7656 的 V1V3 分別與 9 路加速度計輸出信號連接，輸出信號首先要經(jīng)過調(diào)理電路再連接到 AD7656。 CS 、 RD 、 BUSY 分別連在 STM32 的 I/O 上。 REFCAP A， B， C 通過電容接地。 RESET 接 STM32 的 I/O 口控制。 AGND 接在模擬地上。 H /S SEL、 W /B、 SER/ PAR 三個管腳始終設(shè)置為低電平，所以連在一起后接電源地，分別代表硬件控制引腳，字模式，并口工作模式。 DB[0]~DB[15]接到數(shù)據(jù)總線上。 VDRIVE 接 STM32 的 。 圖 (a) 第一片 AD7656 硬件連接原理圖 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 24 圖 (b)第二片 AD7656 硬件連接原理圖 基于雙口 RAM的雙 CPU通訊電路 IDT7133 采用 +5V 電源供電，管腳可識別的高電平電壓為 ，微控制 STM32 管腳輸出的高電平為 ，所以 IDT7133 可以識別 STM32 I/O 口的高電平 操作，又由于 STM32 微控制的管腳是和 5V 相兼容的，所以也可以讀取來自 IDT7133 管腳的信號，因此 IDT7133 和微控制器的管腳可以直接相連，無需電平轉(zhuǎn)換工作 。 AL[0]~AL[11] 是 11 位的地址總線，但是由于 STM32 管腳數(shù)目的局限，且本系統(tǒng)中不需要同時存儲那么多個數(shù)據(jù)，所以只用到了其中的低 7 位地址總線與微控制器 STM32 連接進行尋址，高四位接地，地址范圍是 00000000000~0000FFFFFFF。 OEL 輸出使能信號， 與 STM32 的 I/O 口連接 。 BUSYL 忙 信號 與 STM32 的 I/O 口相連。 圖 雙口 RAM IDT7133 硬件連接圖 采集系統(tǒng)的供電電源設(shè)計方案 電源是 整個系統(tǒng)各個 芯片工作的能量來源，有的芯片需要一種 電源，有的芯片需要 2 種到 3 種電源，電源部分的設(shè)計 的好壞對整個系統(tǒng)運行的 安全性和哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 26 可靠性 影響 非常大 ，是整個系統(tǒng) 穩(wěn)定 工作的基礎(chǔ)。 AD7656 工作需要 +5V、 5V 和 + 供電。 采集模塊的 電源來源采用 USB 取電（ +5V） ， 為了得到 + 和 5V 電壓， 需要將 +5V 電源通過電路分別轉(zhuǎn)換出 + 電源和 5V電源。 DCDC電源是開關(guān)電源的一種，具有效率高、體積小等優(yōu)點。本系統(tǒng)中用到的是降壓型 DCDC 轉(zhuǎn)換 器。 圖 DCDC 電路連接原理圖 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 27 +5V到 轉(zhuǎn)換電路 AMS1117 是一個低壓差電壓調(diào)節(jié)器。 AMS1117 所有型號中都 提供電流限制和熱保護 措施， 電壓的精度在 177。 AMS1117 系列具有 多種封裝形式可供選擇，有TO26 TO220 和 TO252 封裝。 主要參數(shù)： 、 、 、 、 5V和可調(diào)電壓的型號 節(jié)省空間的 SOT223 和 LLP 封裝 電流限制和熱保護功能輸出電流可達 1A 線性調(diào)整率： % (Max) 負載調(diào)整率： % (Max) 溫度范圍： 0℃ ~125℃ 。它集成了功能強大的源代碼編輯器、 完善的開發(fā)工具手冊、 豐富的設(shè)備數(shù)據(jù)庫、高速 CPU 及片上外設(shè)模擬器、 Flash 編輯器、 高級GDI 接口、設(shè)備數(shù)據(jù)手冊和用戶向?qū)У取?MDK 包括 RealView 編譯器 和 ? Vision 集成開發(fā)環(huán)境 ， 可作為 ARM ARM9 和 Cortex3 核處理器 的集成開發(fā)環(huán)境 ， 可以 自動配置啟動代碼，集成 強大的 Simulation 設(shè)備模擬 ， Flash 燒寫模塊 ，性能分析等功能， MDK 與 ARM 之前的工具包 ADS 等相比， RealView 編譯器的性能改善超過 20%。 MDK 作為完全支持 CortexM3 處理器開發(fā)的企業(yè)級開發(fā) 工具 之一 ， 內(nèi)含內(nèi)含 完整的數(shù)據(jù)手冊以及 STM32F10x系列處理器片上外圍接口固件庫。固件庫是由ST 公司 提供，免去了開發(fā)者相當多的煩瑣工作， 讓開發(fā)者把主要精力放在編程方面，提高了開發(fā)效率 。 MDK 提供啟動代碼生成向?qū)?，可以提?