【正文】 16 位的，所以決定使用 IDT 公司推出的 2k? 16 位的 DPRAM(Double Port RAM)IDT 7133， 由于 IDT 7133 具有兩個操作端口，有兩組讀寫控制線、 11 根地址線和 16 根數(shù)據(jù)線。 CE ：片選端口，低電平有效，低電平時芯片的控制邏輯和輸入緩沖區(qū)是工作狀態(tài)。 本系統(tǒng)中采用 STM32 系列中的增強型 STM32F103，封裝采用 TQFP100，最高工作頻率為 72MHZ，內(nèi)置高速存儲器（高達 512K 字節(jié)的閃存和 64K 字節(jié)的 SRAM），豐富的增強 I/O 端口和聯(lián)接到兩條 APB 總線的外設(shè)，還包含 3個 12 位的 ADC， 4 個通用 16 位定時器和 2 個 PWM 定時 器，還包括標(biāo)準(zhǔn)和 先進的通信接口：多達 2 個 I 2 C、 3 個 SPI、 2 個 I 2 S、 1 個 SDIO、 5 個USART、 1 個 USB 和 1 個 CAN。而且 用戶可以控制配置數(shù)據(jù)的加載過程，在 現(xiàn)場修改器件的邏 輯功能， 所以 FPGA 被稱作現(xiàn)場可編程門陣列 。而 DE2 開發(fā)板上所用的 FPGA 是 Cyclone II 2C35 具有33216 個邏輯單元，足夠本系統(tǒng) FPGA 開發(fā)部分 使用。 加速度計硬件連接 設(shè)計 Model 1221002 型加速度計傳 感器的輸出有兩種形式： 至 的單端輸出和 ? 4V 的 差分輸出。 調(diào)理電路由兩部分組成， 減法電路和低通濾波電路。為了使得濾波電路幅頻響應(yīng)比較平坦，通常取 R1 和 R2 阻值相同， C1 =2C2 ，此時如果我們?nèi)2 = F? ， C1 則取 F? ，由于濾波電路的截止頻率212121 CCRRf ?? ，截止頻率 Hzf 400? ，計算得出 R1 = R2 =28153 ?K 。如圖 所示為 AD7656 并行接口字模式下的讀操作數(shù)據(jù)流。 AVCC 直接連到 +5V 電壓源上，為了避免 DVCC 產(chǎn)生的數(shù)字噪聲對 AVCC的影響，將 AVCC 上的 +5V電源通過 0? 電阻后再接到 DVCC 上。 DGND 接電源地。 右側(cè)與左側(cè)管腳用途相同，與 FPGA 的 I/O 相連。 DCDC 根據(jù)輸入與輸出電壓的關(guān)系可以分為升壓型、降壓型、升壓 /降壓 Cuk 型。 可以將 +5V 電源轉(zhuǎn)換為穩(wěn)定的 +。 STM32 固件庫是一個固件包，里面包括了程序、 處理器片上外圍接口各種 數(shù)據(jù)結(jié)構(gòu)、覆蓋所有外設(shè)特性的宏單元以及 基本驅(qū)動函數(shù) [9]。 MDK主要優(yōu)勢： MDK 集成了業(yè)界最優(yōu)秀的 RealView 編譯工具。 圖 從 5V轉(zhuǎn) 集成 開發(fā) 環(huán)境 介紹 Real View MDK 簡介 Keil 公司的 ? Vision IDE 是為廣大單片機及嵌入式開發(fā)者所熟悉 的一個窗口化的軟件開發(fā)平臺 。 圖 降壓型 DCDC 轉(zhuǎn)換器 內(nèi)部主 電路 DCDC 轉(zhuǎn)換器 有四個管腳：一個電壓輸入 VIN、一個電壓輸出VOUT，兩個地 GND，連接情況如圖 所示。微控制器 STM32 工作需要+ 電源 供電 。 IDT7133 的硬件連接設(shè)計如圖 所示 IOL[0]~IOL[15]是 16 位的數(shù)據(jù)總線直接連到微控制器 STM32 的 I/O 上。 DGND 接在 STM32 的電源地上。 CONVST A， B， C 三個管腳連在一起，然后連到 STM32 的一個 I/O 上。 在 設(shè)計 AD7656 芯片的管腳連接前要 先 確定 AD7656 芯片在采集模塊中的工作模式。 圖 經(jīng)過減法電路后加速度計輸出信號和加速度值之間的關(guān)系 低通濾波電路 Model 1221002 型加速度計輸出信號頻率為 0~400Hz，干擾信號多為高頻信號，因此高于 400Hz的信號需要濾除。加速度計有兩個輸出端口 AON 和 AOP。采用 300 毫米晶圓，以 TSMC 成功的 90nm 工藝技術(shù)為基礎(chǔ)，具有 33216 個邏輯單元，具有一整套最佳的功能，包括嵌入式 18? 18乘法器、專用外部存儲器接口電路、 4Kbit 嵌入式存儲器塊、鎖相環(huán)和高速差分 I/O 能力。 FPGA 的主要特點 ： （ 1）采用 FPGA 設(shè)計 ASIC 電路，用戶不需要投片生產(chǎn)，就能得到可用的芯片。 FPGA 器件及其系統(tǒng)是開發(fā)大規(guī)模數(shù)字集成電路的最新技術(shù)。 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 15 R/ UBW ：高字節(jié)讀 /寫控制端，高電平時為讀數(shù)據(jù)狀態(tài)，低電平為寫狀態(tài)。為了避免兩側(cè)端口同時對同一存儲單元進行訪問， IDT 7133 具有片內(nèi)仲裁邏輯，仲裁邏輯可以決定哪一側(cè)具有訪問權(quán)。 （ 2）并行通信： 一般是利用微控制器的 I/O 口實現(xiàn)，但是占用比較多的管腳資源，還需要加緩沖器和鎖存器等，傳輸?shù)臄?shù)據(jù)量比較大的時候還會占用過多的 CPU 時間，影響整體的處理性能。 VSS： 負電源端。 CS ：片選信號，低電平有效 。數(shù)字電源和模擬電源必須保持電勢一致，兩者電勢差不能超過 V。 AD7656 是一款高性能 、高分辨率、多通道、高轉(zhuǎn)換速率和低功耗的 16位逐次逼近型 ADC，單片可以同時對 6 通道進行同步 A/D 轉(zhuǎn)換， 因為本無陀螺捷聯(lián)慣導(dǎo)系統(tǒng)采用 9 加速度計的配置方案，所以需要兩片 AD7656， 每 個 通道哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 11 達 250kSPS 的采樣速率， 最大采樣頻率高達 8MHz。根據(jù)本系統(tǒng)要求，加速度計的采樣精度要達到 10 4? g， 由 A/D 轉(zhuǎn)換器轉(zhuǎn)換精度的計算公式：minmaxUU = 112 ?N ，其中 Umax 為輸入加速度計的最大值， Umin 為輸入加速度計信號的最小值， N 為A/D 轉(zhuǎn)換后的數(shù)字量的位數(shù)。 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 9 電容式硅微加速度計的結(jié)構(gòu)和工作原理 加速度計 包括 敏感質(zhì)量塊 m 和慣性力 F 的測量元件。嵌入式技術(shù)是以某種特殊的應(yīng)用為核心，以計算機技術(shù)為基礎(chǔ)，軟、硬件可“裁減”，適應(yīng)對功能、實時性、可靠性、成本、功耗、安全性、體積、重量等方面因素而 設(shè)計的 專用計算機系統(tǒng)。 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 6 第 2章 系統(tǒng)總體設(shè)計方案 無陀螺捷聯(lián)慣導(dǎo)系統(tǒng)的工作原理 有陀螺 的 捷聯(lián)慣導(dǎo)系統(tǒng)一般安裝 6 個慣性敏感元件 用于描述載體在空間的運動狀態(tài) ， 3 個陀螺儀和 3 個加速度計 ，其中 3 個加速度計用于描述載體質(zhì)心的平動， 3 個陀螺儀用于描述載體繞其 質(zhì)心的轉(zhuǎn)動。 論文總共分為四章，各章節(jié)的概要如下： 第一章：緒論。 本論文中 所采取 的方案是采用 FPGA 作為核心芯片，使用 SOPC 技術(shù)可以將導(dǎo)航計算機所需的 Nios II 處理器（ Nios II 軟核具有超過 200DMIP 的性能）、外圍接口設(shè)計、通信等功能集成在一片 FPGA 芯片內(nèi)部資源里，很大程度的降低了系統(tǒng)的體積和功耗，節(jié)省了設(shè)計成本，加快了設(shè)計周期，而且出現(xiàn)問題或者升級時可以對 FPGA 芯片進行重新配置，還提高了系統(tǒng)的可靠性。 所以無陀螺捷聯(lián)慣導(dǎo)系統(tǒng)越來越受到國內(nèi)外專家的重視。1982 年， Shmuel 在 總結(jié) 了前幾個人的 研究結(jié)果 基礎(chǔ)上 ，研究出了借助于旋轉(zhuǎn)或振動加速度計三元組組成無陀螺的慣性測量組件，并給出了如何從加速度計輸出的比力信息中解算出線加速度和角加速度的方法。通常情況下，慣性導(dǎo)航系統(tǒng)中都是采用陀螺儀測量載體的角速度信息，采用高性能陀螺儀可以獲得很高的導(dǎo)航精度，但是這需要很高的成本，而且當(dāng)載體具有很大的線加速度或者很大的角速度時，需要陀螺承受很大的沖擊， 而陀螺儀最大的弱點就是抗沖擊能力差 。 慣性導(dǎo)航系統(tǒng)的分類 從結(jié)構(gòu)上區(qū)分，慣性導(dǎo)航系統(tǒng)主要分為平臺式慣性導(dǎo)航系統(tǒng)和捷聯(lián)式慣性導(dǎo)航系統(tǒng)兩大類。 導(dǎo)航一般可以分為自主式導(dǎo)航和非自助式導(dǎo)航。無陀螺捷聯(lián)慣導(dǎo)系統(tǒng)因為舍棄了陀螺儀，與有陀螺的捷聯(lián)慣導(dǎo)系統(tǒng)相比具有低成本、低功耗、反應(yīng)速度快、動態(tài)范圍大等優(yōu)點。 系統(tǒng)主要 包括數(shù)據(jù)采集模塊和數(shù)據(jù)解算模塊 兩部分 。 慣性導(dǎo)航系統(tǒng)的特點 ： 1 自主性強： 慣性導(dǎo)航比較適合軍用對全天候和抗磁、電、光的能力的要求。 慣性導(dǎo)航系統(tǒng)早期只有平臺式慣導(dǎo)系統(tǒng)，直到 20 世紀(jì) 70 年代，才出現(xiàn)了捷聯(lián)式慣性導(dǎo)航系統(tǒng)。 如何采用加速度計測量角加速度的原理第一次被 論述是 Victor 在 1962 年提出來的 ，他還 提出了一種加速度計簡單 的編排 方案。 1999 年 Lee 在 Chen 的方案的基礎(chǔ)上有提出了使用六個加速度計 測量物體旋轉(zhuǎn)運動的解法，并將卡爾曼濾波應(yīng)用在其導(dǎo)航系統(tǒng)中。 隨后很長一段時間采用 PC 機及其體系結(jié)構(gòu)設(shè)計的計算機，雖然可以滿 足對導(dǎo)航計算機的計算能力的要求，但是存在結(jié)構(gòu)復(fù)雜，體積和功耗大等 缺點。近年來隨著芯片制造工藝、嵌入式技術(shù)、數(shù)字信號處理技術(shù)以及加速度計精度的提高和發(fā)展，無陀螺捷聯(lián)慣導(dǎo)系統(tǒng)越來越受到國內(nèi)外專家的重視，并且已經(jīng)取得了一定的研究成果，提出了一些 解算方法 、加速度計力 學(xué)編排方案 及 無陀螺導(dǎo)航計算機的設(shè)計方案 ，但仍然沒有實現(xiàn) 可以工程應(yīng)用的產(chǎn)品。 介紹了無陀螺捷聯(lián)慣性導(dǎo)航系統(tǒng)的工作原理，分析了無陀螺捷聯(lián)慣導(dǎo)計算機的實際應(yīng)用需求，介紹了導(dǎo)航計算機的總體結(jié)構(gòu)思想以及論文中主要芯片的選型分析 。但是目前應(yīng)用最多的是 9 個加速度計配置方案，因為 6個加速度計的配置方案，在求解角速度信息的時候需要求解三元非線性微分方哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 7 程，這給導(dǎo)航計算機的運算帶來了不小的麻煩 。 （ 2） 體積小 ： 導(dǎo)航計算機一般嵌入在載體中，如狹窄的機艙，所以它的體積和質(zhì)量有嚴(yán)格的要求，有時甚至對幾何形狀都有一定的規(guī)定。 圖 單軸電容式硅微加速度計結(jié)構(gòu)示意圖 電容式 硅 微加速度計 具有 靈敏度高、噪聲低、漂移小、結(jié)構(gòu)簡單 、低功耗、寬動態(tài)范圍等優(yōu)點，所以受到了廣泛的應(yīng)用。由于需要對 9 路加速度計輸出的信號進行并行同步A/D 轉(zhuǎn)換，所以又需要 A/D 芯片有多路同步轉(zhuǎn)換的能力。 CONVST A , B , C：是轉(zhuǎn)換使能邏輯輸入，每對有其相關(guān)的 CONVST 信號，用于選擇成對轉(zhuǎn)換通道 (A ,B ,C 各對應(yīng)兩個模擬輸入通道 ) 。 AGND：模擬地，所有模擬輸入和外部參考信號都以此做參考。 BUSY：該引腳從轉(zhuǎn)換開始到完成一直保持高電平。 當(dāng) SER/ PAR 為低電平而 H /S SEL 引腳為高電平時由軟件操作控制寄存器來控制采 樣 ； 當(dāng) SER/PAR 引腳和H /S SEL 都為低電平時，此時設(shè)置為硬件控制轉(zhuǎn)換的工作模式，即CONVST A , B , C 引腳控制采樣 。 FIFO 和 雙口 RAM 之間的區(qū)別是 FIFO 存儲器 必須 遵循先進先出原則 ，所以 FIFO 沒有外部讀寫地址線，只能順序 地 寫入數(shù)據(jù)和順序讀出數(shù) 據(jù)，讀寫地址的操作由內(nèi)部指針自動加1 完成。雙口 RAM 具有兩組相同的端口，分別加下標(biāo) L 表示左側(cè)和 R 表示右側(cè)。 BUSY ：忙信號。 FPGA 采用了邏輯單元陣列 LCA(Logic Cell Array)這樣一個新概念，內(nèi)部包括可配置邏輯模塊 CLB(Configurable Logic Block)、輸入 /輸出模塊 IOB(Input Output Block)和內(nèi)部連線 (Interconnect)三個部分 [7]。 （ 4） FPGA 是 ASIC 電路中設(shè)計周期最短、開發(fā)費用最低、風(fēng)險最小的器件之一。其中數(shù)據(jù)采集模塊的主要任務(wù)是將 9 路加速度計輸出的 模擬電壓信號進行同步 A/D 采樣；數(shù)據(jù)解算模塊是 完成對這 9 個加速度計輸出的載體的 9個比力信息的解算 工作 ，從而得到導(dǎo)航所需的各個導(dǎo)航參數(shù)，位置、姿態(tài)、加速度、速度、角加速度、角速度等。 圖 加速度計輸出信號和加速度值之間的關(guān)系 哈爾濱工程大學(xué)專業(yè) 碩士學(xué)位論文 19 由于 Model 1221002 型加速度計采用差分輸出時具有零點漂移 小 ，分辨率高等優(yōu)點，所以本系統(tǒng)中加速度計采用差分輸出連接方式。 有源濾波 電路中以巴特沃斯濾波電路最為常用也最為簡單 ，由于一階濾波電路頻率響應(yīng)不夠理想，所以本系統(tǒng)中采用巴特沃斯二階低通濾波電路。 并行接口模式下可以在字 （ 16 位） 的模式下進行數(shù)據(jù)操作， 也可以在字節(jié)的模式下進行數(shù)據(jù)操作， 本采集模塊里就是采用字模式下的數(shù)據(jù)操作 ，將 W /B 置低電平。 REFCAP A， B， C 通過電容接地。 DB[0]~DB[15]接到數(shù)據(jù)總線上。 OEL 輸出使能信號， 與 STM32 的 I/O 口連接 。 采集模塊的 電源來源采用 USB 取電（ +5V） ， 為了得到 + 和 5V 電壓， 需要將 +5V 電源通過電路分別轉(zhuǎn)換出 + 電源和 5V電源。 AMS1117 所有型號中都 提供電流限制和熱保護 措施， 電壓的精度在 177。 MDK 包括 RealView 編譯器 和 ? Vision 集成開發(fā)環(huán)境 ， 可作為 ARM ARM9 和 Cortex3 核處理器 的集成開發(fā)環(huán)境 ， 可以 自動配置啟動代碼，集成 強大的 Simulation 設(shè)備模擬 ， Flash 燒寫模塊 ，性能分析等功能， MDK 與 ARM 之前的工具包 ADS 等相比， RealView 編譯器的性能改善超過