cmos靜態(tài)門電路的功耗-閱讀頁
2025-05-31 01:37本頁面
【正文】 ? 數(shù)據(jù)通路信號的振幅減低 ? 在數(shù)據(jù)表現(xiàn)形式上下功夫，減少信號的遷移幾率 ? 在不變更系統(tǒng)結(jié)構(gòu)的基礎(chǔ)上，采用專用數(shù)據(jù)通路 (LVDS)， 以減少電路規(guī)模 低電壓差分信號 降低電源電壓舉例 2021/6/17 減少毛刺和競爭冒險 降低開關(guān)活動性舉例 設(shè)計(jì)時，使各支路的延時盡可能平衡 2021/6/17 2021/6/17 CMOS靜態(tài)邏輯門的小結(jié) MOS反相器的靜態(tài)特性 ? 邏輯門的輸入輸出電平 ? 邏輯門的噪聲容限 ? 邏輯門的邏輯閾值 MOS反相器的動態(tài)特性 ? 邏輯門的開關(guān)特性 ? 邏輯門的功耗 2021/6/17 CMOS靜態(tài)邏輯門的小結(jié) 復(fù)合 CMOS邏輯門的構(gòu)成 P網(wǎng) N網(wǎng) ? NMOS、 PMOS互補(bǔ)：（并聯(lián) 《 ====》 串聯(lián)） NMOS? 輸出為“ 0” PMOS? 輸出為“ 1” ? 生成電路為 負(fù)邏輯 ： 組成 AND和 OR時， 加一反向器。 2021/6/17 作業(yè)： ?名詞解釋：靜態(tài)功耗，動態(tài)功耗 ?簡述 CMOS反相器功耗的構(gòu)成
試題試卷相關(guān)推薦
鄂ICP備17016276號-1