2進(jìn)制-10進(jìn)制(bcd碼)數(shù)碼轉(zhuǎn)換器設(shè)計(jì)-閱讀頁(yè)
2024-09-21 17:47本頁(yè)面
【正文】 4 輸出到二極管原理圖 具體程序語(yǔ)言如下： library ieee。 use 。 A:OUT std_logic。 C:OUT std_logic。 E:OUT std_logic。 G:OUT std_logic。 AO U T P U TBO U T P U TCO U T P U TDO U T P U TEO U T P U TFO U T P U TGO U T P U TN U M [ 3. . 0] ABCDEFGDPD EL EDins t 3武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計(jì)說(shuō)明書 10 END DELED。 BEGIN A=led(6)。 C=led(4)。 E=led(2)。 G=led(0)。039?！?把每一位輸出用二極管顯示 END fun。 use 。 ENTITY decode3_8 IS PORT(SEL:IN std_logic_vector(2 downto 0)。 END decode3_8。 END a。 s e lo u t [ 7 . . 0 ]O U T P U TS E L [ 2 . . 0 ] Q [ 7 . . 0 ]d e c o d e 3 _ 8in s t 2武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計(jì)說(shuō)明書 12 4 整體設(shè)計(jì)電路圖 與仿真 結(jié)果分析 整體設(shè)計(jì)電路圖 在 quartus 環(huán)境下把以上各個(gè)環(huán)節(jié)連成一個(gè)完整的電路，并且進(jìn)行仿真試驗(yàn)， 整個(gè)電路的電路原理圖如圖 41 所示： 圖 41 電路原理圖 仿真結(jié)果 電路經(jīng)編譯后沒(méi) 問(wèn)題然后進(jìn)行仿真， 在“ Name”標(biāo)簽區(qū)內(nèi)雙擊鼠標(biāo)左鍵，彈出添加節(jié)點(diǎn)的對(duì)話框，把要顯示的仿真的節(jié)點(diǎn)添加到標(biāo)簽區(qū)內(nèi) 仿真結(jié)果如 圖 42 所示： 圖 42 仿真結(jié)果圖 V C CC LK IN P U Ts elo ut [ 7. . 0]O U T P U TAO U T P U TBO U T P U TCO U T P U TDO U T P U TEO U T P U TFO U T P U TGO U T P U TVG A[ 3. . 0]O U T P U Tdin[ 11. . 0] y 0[ 3. . 0]y 1[ 3. . 0]y 2[ 3. . 0]bc dins tdin [ 7. . 0] bc d[ 11 . . 0]bin 2b c dins t 1SEL[ 2. . 0] Q[ 7. . 0]dec ode3 _8ins t 2N U M [ 3. . 0] ABCDEFGDPD EL EDins t 3C LK 2y 0[ 3. . 0]y 1[ 3. . 0]y 2[ 3. . 0]D AO U T [ 3. . 0]SE L[ 2. . 0]SE LT I M Eins t 4V C CG N Dv ga 0v ga 2v ga 3v ga 1武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計(jì)說(shuō)明書 13 仿真結(jié)果分析 對(duì)于仿真出來(lái)的波形，前七位為輸出的十進(jìn)制數(shù)，當(dāng)輸入二進(jìn)制數(shù)時(shí)這個(gè)輸出口都能輸出正確的十進(jìn)制數(shù)，中間八位是輸入的二進(jìn)制數(shù)， 最后八位是正在顯示的數(shù)的位，在 時(shí)，輸入為 00000010，即十進(jìn)制的 2，此時(shí)個(gè)位應(yīng)該輸出 2，用七段數(shù)碼管表示即是 1101101，輸出完全正確，由此可見(jiàn)，仿真結(jié)果正確，整個(gè)電路完成。 本次課程設(shè)計(jì) 主要用到了 quartus 這個(gè)軟件，以前基本上沒(méi)有接觸過(guò)這個(gè)軟件，所以剛開(kāi)始用的時(shí)候發(fā)現(xiàn)簡(jiǎn)直就是一個(gè)全新的東西，后來(lái)查閱了各種參考書，在網(wǎng)上也是查閱了各種資料 然后才對(duì) quartus 有了初步的認(rèn)識(shí)，但是用起來(lái)還是手生的很，但是我知道這也沒(méi)辦法，其實(shí)也是對(duì)我自己接受新事物的一種鍛煉，當(dāng)我不停的使用這個(gè)軟件時(shí)，才越來(lái)越發(fā)現(xiàn)這個(gè)軟件的強(qiáng)大之處，不僅僅能通過(guò)編程實(shí)現(xiàn)各種功能，還有各種芯片可供仿真時(shí)使用，對(duì)一些芯片進(jìn)行編程就可以實(shí)現(xiàn)其功能，然后進(jìn)行仿真，就可以看到實(shí)際的效果，如果不行可以進(jìn)行調(diào)試，然后再仿真直到成功為止，這樣變可以節(jié)省成本，對(duì)實(shí)際的設(shè)計(jì)制作起著參考作用，如果實(shí)際制作東西的時(shí)候發(fā)現(xiàn)有錯(cuò)誤整個(gè)電路就都浪費(fèi)了，這樣會(huì)對(duì)資源造成大量的浪費(fèi)，而有了 quartus 這個(gè)軟件就可以避免這個(gè)問(wèn)題， 把一些實(shí)驗(yàn)性的東西在電腦端實(shí)現(xiàn)，直到實(shí)驗(yàn)成功才去實(shí)際操作，節(jié)約成本的同時(shí)也節(jié)約了時(shí)間，總得來(lái)說(shuō)， quartus對(duì)我們電路的實(shí)際設(shè)計(jì)和生產(chǎn)提供了很大的幫助，以后我要盡量多利用這個(gè)軟件，爭(zhēng)取熟練掌握它，為以后的工作提供便利。 本次課程設(shè)計(jì)過(guò)程中也是遇到了各種各樣的困難，編程時(shí)遇到困難，仿真時(shí)遇到困難，也出現(xiàn)了各種各樣的錯(cuò)誤，這些困難靠自己解決實(shí)在是很有難度，所以我就不停的查資料問(wèn)同學(xué)，班里也有幾個(gè)對(duì)這個(gè)軟件比較熟悉的同學(xué)，在他們的幫助下困難都給解決了，在此，也感謝幫助過(guò)我的同學(xué)，我也深刻的理解到同學(xué)之間互相幫助的重要性，團(tuán)隊(duì)合作的重要性。 武漢理工大學(xué)《能力拓展訓(xùn)練》課程設(shè)計(jì)說(shuō)明書 15 參考文獻(xiàn) [1]伍時(shí)和 .《數(shù)字電子技術(shù)基礎(chǔ)》 .清華大學(xué)出版社 .2020 [2]譚會(huì)生、張昌凡 .《 EDA 技術(shù)及應(yīng)用》 .西安電子科技大學(xué)出版社 .2020 [3]康華光 .《電子技術(shù)基礎(chǔ)數(shù)字部分》 .高等教育出版社 .2020 [4]王冠、黃熙 .《 verilogHDL 與數(shù)字電路設(shè)計(jì)》 .機(jī)械工業(yè)出版社 .2020 [5]張睿、趙艷華 .《基于 quartus 的 FPGA/CPLD 的設(shè)計(jì)與應(yīng)用》 .電子工業(yè)出版社 .2020
公司管理相關(guān)推薦
鄂ICP備17016276號(hào)-1