【摘要】西安郵電學院FPGA課程設計報告題目:基于RAM的十口8位計數(shù)器院系:通信與信息工程學院專業(yè)班級:電科0902班學生姓名:趙荷
2025-01-31 05:01
【摘要】課程設計課程名稱微機課程設計題目名稱計算器(1)學生學院自動化學院專業(yè)班級學號學生姓名指導教師李傳芳
2025-01-31 15:25
【摘要】江西理工大學應用科學學院畢業(yè)設計1I多功能8位十進制頻率計數(shù)器的設計設計題目:多功能8位十進制計數(shù)器的設計學生學號:08060311205學生姓名:孔文堯?qū)I(yè)班級:
2024-09-16 14:20
【摘要】《單片微型計算機與接口技術》——課程設計項目_帶有LCD顯示的音樂倒數(shù)計數(shù)器拓展
2025-06-24 16:50
【摘要】西安郵電學院FPGA課程設計報告題目:基于RAM的十口8位計數(shù)器院系:通信與信息工程學院專業(yè)班級:電科0902班
2025-06-26 15:47
【摘要】1課程設計課程名稱微機課程設計題目名稱計算器(1)學生學院自動化學院專業(yè)班級學號學生姓名
2025-06-23 12:54
【摘要】實驗五N進制計數(shù)器的設計一、實驗目的:?掌握中規(guī)模集成計數(shù)器的功能和使用方法。?學習用預置數(shù)法構成N進制計數(shù)器的方法。?學習BCD譯碼器和共陰極七段顯示器的使用方法。?學習中規(guī)模集成數(shù)字電路的組裝、測試方法。二、實驗元器件:集成計數(shù)器74LS1611片集成譯碼器CC45111片
2025-01-27 20:03
【摘要】I目錄1數(shù)字電子設計部分..........................................錯誤!未定義書簽。六進制同步加法計數(shù)器課程設計的目的設計的總體框圖設計過程設計的邏輯電路圖設計的電路原理圖實驗儀器實驗結論(分析實驗中出現(xiàn)的故障及產(chǎn)生
2025-01-27 04:05
2025-06-26 01:59
【摘要】武漢理工大學《Protel應用實踐》課程設計說明書課程設計任務書學生姓名:專業(yè)班級:指導教師:工作單位:題目:Protel應用實踐——
2025-02-08 06:49
【摘要】Cadence2-10進制加減計數(shù)器設計報告一、實驗目的:1、掌握2-10進制加減CMOS計數(shù)器的邏輯設計;2、了解和掌握使用Cadence進行集成電路的設計過程。二、實驗要求:用Cadence軟件設計一個模十加減可逆計數(shù)器,其設計要求如下:(1)D觸發(fā)器實現(xiàn),上降沿有效;(2)S控制加減計數(shù)器之間的切換,S=0,加計數(shù)器;S=1,減計數(shù)器;(3)RD=0時,清零
2025-04-07 00:22
【摘要】提供全套畢業(yè)論文,各專業(yè)都有單片機課程設計課題:計數(shù)器系別:電氣與電子工程系專業(yè):電子信息工程姓名:學號:093409160河南城建學院
2024-08-13 18:48
【摘要】****大學實驗報告課程名稱:基于FPGA的現(xiàn)代數(shù)字系統(tǒng)設計實驗名稱:基于HDL的十進制計數(shù)器、顯示系統(tǒng)設計姓名:******學號:
2024-11-28 16:35
【摘要】1傳感器課程設計報告姓名專業(yè)測控技術與儀器班級80班學號202108
2025-06-25 22:29
【摘要】課程設計任務書學院專業(yè)電子信息工程學生姓名班級學號課程設計題目六進制同步加法計數(shù)器(無效狀態(tài):000,011),串行序列檢測器(檢測序列:0011),基于74161芯片仿真設計63進制加法計數(shù)器并顯示計數(shù)過程。實踐教學要求與任務:1)根據(jù)組合電路和時序電路設計方法對課程設計題目進行總體設計;2)采用multisi
2025-01-31 16:55