【正文】 的困難與問題的時候，要有耐心，要學會一步步的去找問題的根源，才能解決問題，還請教老師給予指導和幫助。通過這次課程設計，培養(yǎng)了我們共同合作的能力。在此次實訓的過程中，我了解到了要加強培養(yǎng)動手能力，要明白理論與實踐結(jié)合的重要性，只有理論知識也是不夠的，只有把理論知識和實踐相結(jié)合，才能真正提高我們的實際動手能力與獨立思考的能力。本次設計過程中得到我們老師的悉心指導。甕老師一絲不茍的作風，嚴謹求實的態(tài)度，踏踏實實的精神，不僅授我以文，并將積極影響我今后的學習和工作。第三篇：EDA實訓心得體會EDA實訓心得體會經(jīng)過一周的EDA實訓，我也基本掌握了這個軟件的使用方法，也體會到了這款軟件的實用性。EDA實訓心得體會篇【一】大三時候開始了專業(yè)課的學習，其中EDA就是要學的一門專業(yè)課，課程剛開始的時候，對EDA技術很陌生，也感到很茫然，也非常沒有信心，當接觸到可編程器件的時候，看到大家同樣感到很迷惘。實現(xiàn)這種進步的主要原因就是微電子技術和電子技術的發(fā)展。通過課程最后實驗，我體會一些VHDL語言相對于其他編程語言的特點。這不僅僅是由于VHDL 作為一種硬件描述語言的學習需要了解較多的數(shù)字邏輯方面的硬件電路知識，包括目標芯片基本結(jié)構方面的知識更重要的是由于VHDL 描述的對象始終是客觀的電路系統(tǒng)。這表明，在任一時刻，電路系統(tǒng)可以有許多相關和不相關的事件同時并行發(fā)生。因而程序設計者也幾乎只需以一維的思維模式就可以編程和工作了。相反的，每次做完實驗之后，都會感覺自己收獲不少，每次都會有問題，因此，我認為在老師今后的教學當中，應當更加注重動手實驗，把理論與實踐很好的結(jié)合起來，才能使同學融會貫通。EDA實訓心得體會篇【二】短暫的一周實訓已經(jīng)過去了，對于我來說這一周的實訓賦予了我太多實用的東西了，不僅讓我更深層次的對課本的理論知識深入了理解，而且還讓我對分析事物的邏輯思維能力得到了鍛煉，提高了實際動手能力，下面談一下就這一周實訓中我自己的一些心得體會。此外，還要在今后的課本理論知識學習過程中要一步一個腳印的扎實學習，靈活的掌握和運用專業(yè)理論知識這樣才能在以后出去工作的實踐過程中有所成果?？偟膩碚f，這次實訓我收獲很大。這次EDA實訓讓我感覺收獲頗多，在這一周的實訓中我們不僅鞏固了以前學過的知識，而且還學到了怎樣運用ＥＤＡ設計三種波形的整個過程和思路，更加強了我們動手能力，同時也提高了我們的思考能力的鍛煉，我們在寫程序的同時還要學會要改程序，根據(jù)錯誤的地方去修改程序。從整體上看來，實訓課題的內(nèi)容實現(xiàn)的功能都能實現(xiàn)，但也存在著不足和需要進一步改進的地方，為我今后的學習和工作奠下了堅實的基礎。最后祝愿甕老師身體健康，全家幸福。對編程軟件的界面及操作有了更好的熟悉。當遇到了自己無法解決的困難與問題的時候，要有耐心，要學會一步步的去找問題的根源，才能解決問題，還請教老師給予指導和幫助。通過這次課程設計，培養(yǎng)了我們共同合作的能力。在此次實訓的過程中，我了解到了要加強培養(yǎng)動手能力，要明白理論與實踐結(jié)合的重要性，只有理論知識也是不夠的，只有把理論知識和實踐相結(jié)合，才能真正提高我們的實際動手能力與獨立思考的能力。本次設計過程中得到我們老師的悉心指導。甕老師一絲不茍的作風，嚴謹求實的態(tài)度，踏踏實實的精神，不僅授我以文，并將積極影響我今后的學習和工作。第四篇：EDA實訓報告《EDA技術及其應用》實 訓 報 告班 級 08級電子信息工程技術2班 姓 名 學 號指導教師2010年 5 月 26 日 鄭州信息科技職業(yè)學院 機械電子工程系目錄一、實訓名稱????????????????3二、實訓目的????????????????3三、實訓器材、場地?????????????3四、設計思想????????????????3五、設計任務與要求、設計源程序與模塊????3設計任務????????????????3 設計要求????????????????4 設計源程序及生成模塊??????????4 模塊連接????????????????14 引腳綁定????????????????15六、實訓方法????????????????16七、實訓心得體會??????????????16一、實訓名稱：百年歷的設計與制作二、實訓目的：掌握VHDL設計數(shù)字系統(tǒng)的應用。掌握系統(tǒng)存儲器數(shù)據(jù)讀寫編輯器的應用。理解百年歷的設計原理及分析方法。五、設計任務與要求、設計原理與模塊設計任務：用VHDL語言設計“秒鐘”即六十進制計數(shù)器。用VHDL語言設計“時鐘” 即二十四進制計數(shù)器。用VHDL語言設計“月”系統(tǒng)。用VHDL語言設計“選擇”系統(tǒng)。調(diào)用以上模塊，在Block Diagram/Schematic File 中編輯窗口中把它們按一定規(guī)律連接起來即百年歷系統(tǒng)。在現(xiàn)實生活中，日期和時間在不同的地方時間不同，故需設計一個“調(diào)整”系統(tǒng)用來調(diào)整日期及時間。use 。entity t60 is port(clk:in std_logic。m2:out std_logic_vector(3 downto 0)。end t60。begin if clk39。139。if cq19 then cq1:=“0000”。end if。cq1:=“0000”。end if。use 。entity t24 is port(clk:in std_logic。q2:out std_logic_vector(3 downto 0)。end t24。begin if clk39。139。if cq19 then cq1:=“0000”。end if。cq1:=“0000”。use