【正文】 ay and DE270 development board39。帕杰諾夫（ Alexey pajitnov）所設(shè)計(jì)的“俄羅斯方塊”被公認(rèn)為有史以來(lái)最暢銷的游戲，至今魅力不減。這個(gè)游戲 有的簡(jiǎn)單，有的復(fù)雜，但其根本原理是一樣的：都是對(duì)運(yùn)動(dòng)的方塊進(jìn)行組合，來(lái)訓(xùn)練玩家的反應(yīng)能力。 俄羅斯方塊的基本規(guī)則是移動(dòng)、旋轉(zhuǎn)和擺放游戲自動(dòng)輸出的各種方塊，使之排列成完整的一行或多行并且消除得分。 采用 SOPC 技術(shù)方案和基于 NiosⅡ 處理器開(kāi)發(fā)游戲 ,嘗試著把 NiosⅡ 軟核處理器系統(tǒng)應(yīng)用到 俄羅斯方塊 游戲中 ,實(shí)現(xiàn) 對(duì)游戲的控制功能。本 系統(tǒng) 參考了 VGA 的一些成功案例 ,完整的 實(shí)現(xiàn)了 NiosⅡ 對(duì) VGA 顯示器的驅(qū)動(dòng)控制 。 采用 Altera DE270 最新多媒體開(kāi)發(fā)平臺(tái) ，該平臺(tái) 配備了數(shù)量高達(dá) 70,000 個(gè)邏輯單元的 Altera Cyclone174。 為系統(tǒng)設(shè)計(jì)提供了很多可支持的內(nèi)存空間和硬件設(shè)計(jì)。 最后對(duì)游戲進(jìn)行了測(cè)試 ,測(cè)試結(jié)果驗(yàn)證了本系統(tǒng)方案設(shè)計(jì)的正確性和基于 NiosⅡ 處理器開(kāi)發(fā)游戲的可行性。在巨大的市場(chǎng)需求面前，兼之 Nios II 本身的眾多優(yōu)勢(shì)，使 Nios II 的應(yīng)用具備了巨大的發(fā)展空間。由于 PCB 板中各種 IC 芯片之間的連線延遲較大，再加上 PCB 板體積大、重量大、可靠性差等原因，使得整機(jī)系統(tǒng)的性能及可靠性受到嚴(yán)重影響。而 Nios II，正是一個(gè)優(yōu)秀的選擇。設(shè)計(jì)者能夠用 Altera Quartus II 開(kāi)發(fā)軟件中的 SOPC Builder 系統(tǒng)開(kāi)發(fā)工具很容易地創(chuàng)建專用的處理器系統(tǒng)，并能夠根據(jù)系統(tǒng)的需求添加 Nios II 處理器核的數(shù)量。這些系統(tǒng)中絕大多數(shù)需要一個(gè)處理器，而 Altera 正是為設(shè)計(jì)者提供了為 FPGA 優(yōu)化的靈活的嵌入式處理器方案，可以滿足 16 位和 32 位嵌入式處理器市場(chǎng)的需求 。 Altera DE270 多媒體開(kāi)發(fā)平臺(tái)配備了數(shù)量高達(dá) 70,000 個(gè)邏輯單元的 Altera Cyclone174。此開(kāi)發(fā)平臺(tái)提供多樣的產(chǎn)品功能，在廣泛的電路設(shè)計(jì)運(yùn)用上，從簡(jiǎn)易的電路設(shè)計(jì)，到多樣化的多媒體項(xiàng)目，使用者都能輕易完成。這也是縮短開(kāi)發(fā)周期、加快產(chǎn)品上市時(shí)間的一條捷徑。 第 3 頁(yè) 研究的基礎(chǔ)、背景和現(xiàn)狀 本題研究背景 ： 在集成電路發(fā)展初期，電路設(shè)計(jì)都從器件的物理版圖設(shè)計(jì)入手，后來(lái)出現(xiàn)了集成電路單元庫(kù)，使得集成電路設(shè)計(jì)從器件級(jí)進(jìn)入邏輯級(jí)，這樣的設(shè)計(jì)思路使大批電路和邏輯設(shè)計(jì)師可以直接參與集成電路設(shè)計(jì)，極大地推動(dòng)了 IC 產(chǎn)業(yè)的發(fā)展。 IC 芯 片是通過(guò)印刷電路板(PCB)等技術(shù)實(shí)現(xiàn)整機(jī)系統(tǒng)的。 隨著系統(tǒng)向高速度、低功耗、低電壓和多媒體、網(wǎng)絡(luò)化、移動(dòng)化的發(fā)展，系統(tǒng)對(duì)電路的要求越來(lái)越高，傳統(tǒng)集成電路設(shè)計(jì)技術(shù)已無(wú)法滿足性能日益提高的整機(jī)系統(tǒng)的要求。 正是在需求牽引和技術(shù)推動(dòng)的雙重作用下，出現(xiàn)了將整個(gè) 系統(tǒng)集成在一個(gè)集成電路芯片上的系統(tǒng)芯片 (System On Chip，簡(jiǎn)稱 SOC)概念。 SOC 是從整個(gè)系統(tǒng)的角度出發(fā)，把處理機(jī)制、模型算法、軟件 (特別是芯片上的操作系統(tǒng) —— 嵌入式的操作系統(tǒng) )、芯片結(jié)構(gòu)、各層次電路直至器件的設(shè)計(jì)緊密結(jié)合起來(lái)，在單個(gè)芯片上完成整個(gè)系統(tǒng)的功能。 本題研究的 基礎(chǔ)： 游戲電子產(chǎn)品屬于嵌入式應(yīng)用的一個(gè)重要門(mén)類，嵌入式系統(tǒng)的核心是 CPU，以往采用的嵌入式 CPU 都是硬核器件，比如摩托羅拉 公司的 Coldfire, PowerPC等。硬核 CPU 以硅片的形式提交給用戶，而軟核 CPU則以設(shè)計(jì)文件的形式交付給用戶，用戶再根據(jù)自己的需求將其固化在 FPGA 芯片內(nèi)這種新出現(xiàn)的技術(shù)有著非常廣闊的應(yīng)用前景。 軟核 CPU的本質(zhì)是一段實(shí)現(xiàn)特定功能的代碼，需要一款合適的 FPGA作為載體。在 Cyclone II中也可以達(dá)到超過(guò) lOODMIPS的表現(xiàn)，足以與中低密度的 ASIC形成競(jìng)爭(zhēng)。 Nios II脫胎于 Nios，并分化出 7三個(gè) 版本。這三種產(chǎn)品都針對(duì)特定的價(jià)格和性能范圍進(jìn)行了優(yōu)化，并都使用同樣的指令集架構(gòu) (ISA)，具有 第 4 頁(yè) 100%二進(jìn)制代碼兼容性。它需要占用中等數(shù)量的 FPGA資源，大約 1180個(gè)邏輯單元。經(jīng)濟(jì)版本是三種版本中性能最弱的，其運(yùn)算能力在 190MHz時(shí)鐘頻率下僅能達(dá)到 28DMIPS，但它所占用的 FPGA資源最少，只需大約 400個(gè)邏輯單元。如果邏輯資源充裕，那么快速版本顯然是首選。 關(guān)于 Nios II的開(kāi)發(fā)現(xiàn)狀。也曾經(jīng)試圖 通過(guò)中國(guó)期刊網(wǎng)，以及國(guó)內(nèi)較有影響力的水木清華等高校 BBS的嵌入式開(kāi)發(fā)版尋找相關(guān)資訊，但是少有收獲。 Nios II是 Altera近幾年新近推出的一款通用 32位軟核 RISC CPU，目前作為開(kāi)發(fā)板做教學(xué)、測(cè)試、實(shí)驗(yàn)的居多，比較著名的開(kāi)發(fā)實(shí)例還沒(méi)有，所以，可以說(shuō) Nios II還處于開(kāi)始階段。有這樣美味的免費(fèi)大餐可以吃，相信今后會(huì)有越來(lái)越多的人會(huì)加入 Nios II開(kāi)發(fā)者的行列。 ②光多業(yè)務(wù)節(jié)點(diǎn) 這是一款阿爾卡特開(kāi)發(fā)的用于同步數(shù)字序列傳輸?shù)漠a(chǎn)品。 ③ ISDN協(xié)議處理器 飛利浦公司把 Nios處理器運(yùn)用于綜合業(yè)務(wù)數(shù) 字網(wǎng)的協(xié)議處理器的在線更新。 ④數(shù)碼相機(jī)中的通用控制處理器 柯達(dá)公司在某型號(hào)的數(shù)碼相機(jī)中成功的應(yīng)用了 Nios處理器，作為 DC的控制中樞。 可以說(shuō)， Nios是相當(dāng)成功的。 Nios II具備更強(qiáng)大的靈活性、更高的性能、更低的成本、占用更少的資源，能夠滿足各種嵌 入式應(yīng)用的性能要求。Altera曾將其兩代軟核做了對(duì)比，結(jié)果顯示 Nios II只用了 50%的邏輯單元就實(shí)現(xiàn)了 2倍于 Nios的性能?？删幊唐舷到y(tǒng) （ SOPC） 是一種特殊的嵌入式系統(tǒng)：首先它是片上系統(tǒng)（ SOC），即由單個(gè)芯片完成整個(gè)系統(tǒng)的主要邏輯功能；其 次，它是可編程系統(tǒng)，具有靈活的設(shè)計(jì)方式，可裁減、可擴(kuò)充、可升級(jí)，并具備軟硬件在系統(tǒng)可編程的功能。 近年來(lái) SOPC 技術(shù)已成為備受眾多中小企業(yè)、研究所和大 學(xué) 院校青睞的設(shè)計(jì)技術(shù)。 SOPC 集成了硬核或軟核 CPU、 DSP、鎖相環(huán)（ PLL）、存儲(chǔ)器、 I/O 接口及可編程邏輯，可以靈活高效地解決 SOC 方案，而且設(shè)計(jì)周期短，設(shè)計(jì)成本低。與專用 CPU 不同的是， Nios II 是一個(gè)用戶可以自行定制的 CPU，用戶可以增加新的外設(shè)、新的指令，分配外設(shè)的地址等。綜合來(lái)看， SOPC 是 PLD 和 ASIC 技術(shù) 融合的結(jié)果，可以認(rèn)為 SOPC 代表了半導(dǎo)體產(chǎn)業(yè)未來(lái)的發(fā)展方向，對(duì) SOPC 進(jìn)行深入的研究不僅有利于半導(dǎo)體產(chǎn)業(yè)的發(fā)展，同時(shí)對(duì)微電子技術(shù)和計(jì)算機(jī)技術(shù)的發(fā)展也具有重要的意義。這種 SOPC 系統(tǒng)是指在 FPGA 中預(yù)先植入處理器。 2）基于 FPGA 嵌入 IP 軟核 的應(yīng)用。用戶可以根據(jù)設(shè)計(jì)的要求，利用相應(yīng)的 EDA 工具，對(duì) NIOS II 及其外圍設(shè)備進(jìn)行構(gòu)建，使該嵌入式系統(tǒng)在硬件結(jié)構(gòu)、功能特點(diǎn)、資源占用等方面全面滿足用戶系統(tǒng)設(shè)計(jì)的要求。這種 SOPC 系統(tǒng)是指將成功實(shí)現(xiàn)于 FPGA 器件上的 SOPC 系統(tǒng)通過(guò)特定的技術(shù)直接向 ASIC 轉(zhuǎn)化。 本設(shè)計(jì)是基于 FPGA 嵌入 IP 軟核 的應(yīng)用 ，在硬件設(shè)計(jì)中植入 NIOS II 軟核處理器，根據(jù)俄羅斯方塊的設(shè)計(jì)要求，對(duì) 對(duì) NIOS II 及其外圍設(shè)備進(jìn)行構(gòu)建 。 Quartus II 是繼承 Altera Max+plus II 后的新一代開(kāi)發(fā)工具，適合大規(guī)模 FPGA的開(kāi)發(fā)。 Quartus II 還包含 DSP Builder 和 SOPC Builder 等開(kāi)發(fā)工具，支持系統(tǒng)級(jí)的開(kāi)發(fā)，支持 NIOS II 嵌入式核 IP 核和用戶自定義邏輯。 SOPC Builder 是 Quartus II 開(kāi)發(fā)套件之一，支持 NIOS II 嵌入式核的開(kāi)發(fā)與調(diào)試，可設(shè)置 、評(píng)估 SOPC 體系結(jié)構(gòu)。 SOPC Builder能夠定制常用的 SOPC Builder 組件、 IP 核，高效地連接外部處理器和 SOPC Builder可用 IP 庫(kù)，自動(dòng)生成系統(tǒng) HDL，形成優(yōu)化的系統(tǒng)架構(gòu)。 通過(guò) Altera Quartus II 開(kāi)發(fā)軟件中的 SOPC Builder 系統(tǒng)開(kāi)發(fā)工具很容易地創(chuàng)建專用的處理器系統(tǒng)，并能夠根據(jù)系統(tǒng)的需求添加 Nios II 處理器核的數(shù)量。 2． Nios II Nios Ⅱ 嵌入式處理器是 Altera 公司推出的采用哈佛結(jié) 構(gòu)、具有 32 位指令集的第二代片上可編程的軟核處理器 , 其最大優(yōu)勢(shì)和特點(diǎn)是模塊化的硬件結(jié)構(gòu) , 以及由此帶來(lái)的靈活性和可裁減性。設(shè)計(jì)者可以使用 Altera 提供的開(kāi)發(fā)工具 SOPC Builder, 在 PLD 器件上創(chuàng)建軟硬件開(kāi)發(fā)的基礎(chǔ)平臺(tái) , 也即用 SOPC Builder 創(chuàng)建軟核CPU 和參數(shù)化的接口總線 Avalon。而且 , SOPC Builder 還提供了標(biāo)準(zhǔn)的接口方式 ,以便用戶將自己的外圍電路做成 Nios Ⅱ 軟核可以添加的外設(shè)模塊。 Nios II 處理器具有完善的軟件開(kāi)發(fā)套件，包括編譯器、集成開(kāi)發(fā)環(huán)境 （ IDE）、 JTAG調(diào)試器、實(shí)時(shí)操作系統(tǒng) （ RTOS）和 TCP/IP 協(xié)議棧。所有軟件 第 7 頁(yè) 開(kāi)發(fā)任務(wù)都可以在 Nios II IDE 下完成，包括編輯、編譯和調(diào)試程序。 3． DE270 開(kāi)發(fā)板 采用 DE270 開(kāi)發(fā)平臺(tái)，芯片使用 cyclone II EP2C70F896C6。由于 Verilog HDL 語(yǔ)言具有簡(jiǎn)潔、高效、易用、功能強(qiáng)大等優(yōu)點(diǎn)，因此，逐漸被眾多設(shè)計(jì)者接受了喜愛(ài)。 Verilog HDL 是在 C 語(yǔ)言的基礎(chǔ)上發(fā)展而來(lái)的。當(dāng)然， Verilog HDL 作為一種硬件描述語(yǔ)言，與 C 語(yǔ)言還是有著本質(zhì)區(qū)別的。 Verilog HDL 適合算法級(jí)，寄存器級(jí)，邏輯級(jí)，門(mén)級(jí)和版圖級(jí)等各個(gè)層次的設(shè)計(jì)和描述 。 概括地說(shuō)， Verilog HDL 語(yǔ)言 具有以下一些特點(diǎn)： ? 既適于可綜合的電路設(shè)計(jì)，也可勝任電路與系統(tǒng)的仿真； ? 能在多個(gè)層次上對(duì)所設(shè)計(jì)的系統(tǒng)加以描述； ? 靈活多樣的電路描述風(fēng)格，可以進(jìn)行行為描述，也可進(jìn)行結(jié)構(gòu)描述；支持混合建模，在一個(gè)設(shè)計(jì)中，各個(gè)模塊可以在不同的設(shè)計(jì)層次上建模和描述； ? Verilog HDL 的行為描述語(yǔ)句，如 and、 or、 nand 等可方便進(jìn)行門(mén)級(jí)結(jié)構(gòu)描述；內(nèi)置各種開(kāi)關(guān)級(jí)元件，如 pmos、 nmos、 cmos 等，可進(jìn)行開(kāi)關(guān)級(jí)的建模； ? 用戶定義原語(yǔ) （ UDP） 創(chuàng)建的靈活性； 另外， Verilog HDL 語(yǔ)言易學(xué)易用，可以使設(shè)計(jì)者更快更好地掌握并用于電路設(shè)計(jì)。正是以上優(yōu)良的性能，使得它廣泛流行。 第 8 頁(yè) 第三章 VGA 顯示的實(shí)現(xiàn) VGA 顯示原理 VGA 是 IBM 在 1987 年隨 PS／ 2 機(jī)一起推出的一種視頻傳輸標(biāo)準(zhǔn)，具有 分辨率高、顯示速率快、顏色豐富 等優(yōu)點(diǎn)，在彩色顯示器領(lǐng)域得到了廣泛的應(yīng)用。 VGA 支持在 640X480 的較高分辨率下同時(shí)顯示 16 種色彩或 256 種灰度，同時(shí)在 320X240 分辨率下可以同時(shí)顯示 256 種顏色 。 VGA 接口是顯卡上應(yīng)用最為廣泛的接口類型，多數(shù)的顯卡都帶有此種接口。 圖 31 VGA 15 針母插座 圖 32 VGA15 針公插座 圖 33 VGA15 針序號(hào)的排列 第 9 頁(yè) 一般在 VGA 接頭上，會(huì) 1， 5， 6， 10， 11， 15 等標(biāo)明每個(gè)接口編號(hào)。 VGA 接口 15 根針，其對(duì)應(yīng)接口定義如 表所示 ： Pin Name Description 1 RED Red Video (75 ohm, V pp)（ 紅色信號(hào) ） 2 GREEN Green Video (75 ohm, V pp)（ 綠色信號(hào) ） 3 BLUE Blue Video (75 ohm, V pp)（ 藍(lán)色信號(hào) ） 4 ID2 Monitor ID Bit 2（顯示器標(biāo)識(shí)位 2） 5 GND Ground（地） 6 RGND Red Ground（ 紅色地 ） 7 GGND Green Ground（ 綠色地 ） 8 BGND Blue Ground（ 藍(lán)色地 ） 9 KEYKey (No pin)（空，無(wú)引腳） 10 SGND Sync Ground（同步地） 11 ID0 Monitor ID Bit 0（顯示器標(biāo)識(shí)位 0） 12 ID1or SDA Monitor ID Bit 1（顯示器標(biāo)識(shí)位 1） 13 HSYNC CSYNC Horizontal Sync (or Composite Sync)（ 行 同步 ） 14 VSYNC Vertical Sync（ 場(chǎng)同步 ） 15 ID3or SCL Monitor ID Bit 3（顯示器標(biāo)識(shí)位 3） 表 31 VGA 接口定義 圖 34 VGA 針孔 連接圖 第 10 頁(yè) 15 個(gè)管腳里有 5 個(gè)是最重要的，分別是紅、綠、藍(lán)三個(gè)基本色彩線和水平與垂直兩條控制線，由這五條線，可以再屏幕內(nèi)顯示 8 中不同的色彩，如下表： 表 32 VGA 顏色顯示 顯示是采用逐行掃描的方式，陰極射線槍發(fā)出的電子束打在涂有熒光粉的熒光屏上，產(chǎn)生 RGB 三色基，最后合成一個(gè)彩色圖像。然后從新開(kāi)始行掃描，消隱 …… ，直到掃到熒幕的右下方，