【正文】 比如，每消除一行滿行方塊，加 10 分。 本游戲主要實現(xiàn)以下功能： 圖 55 游戲功能圖 1. 游戲方塊預(yù)覽功能 在游戲過程中，當(dāng)在游戲底板中出現(xiàn)一個游戲方塊時，必須在游戲方塊預(yù)覽區(qū)中出現(xiàn)下一個方塊，這樣有利于用戶控制游戲的策略 。例如，左右鍵控制方塊的橫坐標，而向上鍵則會引起方塊的翻轉(zhuǎn)，向下鍵會加速方塊的下落??這個游戲的邏輯比較復(fù)雜的地方有兩點 ，一是判斷方塊能否翻轉(zhuǎn)，如何實現(xiàn)翻轉(zhuǎn)；二是消去滿層，并重新調(diào)整其它方塊的位置。 第 29 頁 組件參數(shù)設(shè)置： Nios II Processor CPU : Nios II/f AvalonMM Tristate Bridge : Shared Signals— data、 address、 read_n Flash Memory(CFI) : AttributesAddress Width(bits) : 2 Data Width(bits) : 8 Timing— Setup : Wait : 160、 Hold : 40 SDREM Controller : Memory Profile— Presets : Custom — Data Width : 16 — Architecture : Chip select : Banks : 4 — Address widths : Row : 1 Column : 8 JTAG UART : 默認設(shè)置 UART : 默認設(shè)置 Interval Timer : 默認設(shè)置 PIO : Basic Settings— Width : 4 — Direction : Input port only Input Options— Edge capture regiser : Synchronously capture — Failling edge Interrupt— Generate IRQ — Edge VGA 第 30 頁 第五章 NIOS II 軟件設(shè)計 軟件設(shè)計主要在 NIOS II IDE 里進行，進入 NIOS II IDE 后，在 FileSwitch Workspace 中選擇工程目錄下的 Software 文件夾 ，點擊 OK 完成。 選擇“ Registered”，點擊“ Finish”完成 添加 ， 如下圖所示： 圖 418 添加 Avalon 總線 7) 加入輸 入 I/O 口： 雙擊左組件欄中的 PeripheralsMicrocontroller PeripheralsPIO(Parallel I/O)。 硬件配置：使 FLASH 器件與對應(yīng)的 Avalon 三態(tài)總線橋 相連接，所以添加 FLASH 器件 后，要對應(yīng)添加三態(tài)橋。 CFI(Common Flash Memory Interface)描述了硬件特征與系統(tǒng)軟件的接合協(xié)議，這使得通用的軟件算法適用于全部符合 CFI標準的 Flash 器件。設(shè)置 Memory type 為 RAM， Data width 為 32， Total memory size 為 16Kbytes，點擊“ Finish”完成添加。 下圖是添加完整組件的 SOPC Builder 配置： 圖 48 SOPC Builder 組件設(shè)計 第 20 頁 下面詳細介紹各個組件添加步驟： 1) 加入 NiosII CPU Core： 雙擊左側(cè)選擇組件欄中的 NiosII Processor，彈出配置對話框。 硬件系統(tǒng)結(jié)構(gòu) 俄羅斯方塊游戲是一款著名的經(jīng)典游戲，實現(xiàn)它的必要條件之一是用 VGA顯示，此外還包括 DE270開發(fā)板的按鍵控制。 // VGA Blue[9:0] // the_VGA 將 VGA 輸入與輸出端口進行匹配 .avs_s1_export_VGA_BLANK_from_the_VGA(oVGA_BLANK_N), .avs_s1_export_VGA_B_from_the_VGA(oVGA_B), .avs_s1_export_VGA_CLK_from_the_VGA(oVGA_CLOCK), .avs_s1_export_VGA_G_from_the_VGA(oVGA_G), .avs_s1_export_VGA_HS_from_the_VGA(oVGA_HS), .avs_s1_export_VGA_R_from_the_VGA(oVGA_R), .avs_s1_export_VGA_SYNC_from_the_VGA(oVGA_SYNC_N), .avs_s1_export_VGA_VS_from_the_VGA(oVGA_VS), .avs_s1_export_iCLK_25_to_the_VGA(iCLK_25), 第 14 頁 第四章 俄羅斯方塊硬件設(shè)計 系統(tǒng)需求和設(shè)計思路 在 NIOS II 開發(fā)過程中，硬件抽象層提供多種一般模式類設(shè)備，使得開發(fā)者可以高效的在系統(tǒng)中添加或使用這些設(shè)備， 在 SOPC Builder 中提供了多種 一般模式類的設(shè)備 ，例如： CPU、 SDRAM、 Flash、 JTAG UART 等。 // VGA BLANK output oVGA_SYNC_N。 VGA接口定義 第 13 頁 定義 VGA 時鐘 信號 、 顏色定義，場、行同步信號等 ///////////////////////// VGA //////////////////////////// oVGA_CLOCK, // VGA Clock oVGA_HS, // VGA H_SYNC oVGA_VS, // VGA V_SYNC oVGA_BLANK_N, // VGA BLANK oVGA_SYNC_N, // VGA SYNC oVGA_R, // VGA Red[9:0] oVGA_G, // VGA Green[9:0] oVGA_B, // VGA Blue[9:0] ////////////////////////VGA //////////////////////////// output oVGA_CLOCK。 在設(shè)計時，可以先設(shè)計一個底層模塊，輸入是上層模塊提供的屏幕上當(dāng)前點的 RGB值，輸出是向 VGA 接口輸出符合 VGA 時序的 RGB、 HS、 VS 信號，并將當(dāng)前掃描電的值輸出給上層模塊。在 CPLD 中利用計數(shù)器和 RS 觸發(fā)器，以計算出的各時序段時鐘周期數(shù)為基準，產(chǎn)生不同寬度和周期的脈沖信號，再利用它們的邏輯組合構(gòu)成 圖 37中的 a、 b、 c、 d 各時序段以及 D／ A 轉(zhuǎn)換器 的空白信號 BLANK 和同步信號 SYNC。 圖 36 通用 VGA 顯示卡控制電路圖 第 12 頁 控制電路主要完成時序發(fā)生、顯示緩沖區(qū)數(shù)據(jù)操作、主時鐘選擇和 D／ A 轉(zhuǎn)換等功能；顯示緩沖區(qū)提供顯示數(shù)據(jù)緩存空間；視頻 BIOS 作為控制程序固化在顯示卡的ROM 中。 如下圖所示 ： 第 11 頁 圖 35 VGA 三原色 VGA 時序分析 通過對 VGA 顯示卡基本工作原理的分析可知，要實現(xiàn) VGA 顯示就要解決數(shù)據(jù)來源、數(shù)據(jù)存儲、時序?qū)崿F(xiàn)等問題，其中關(guān)鍵還是如何實現(xiàn) VGA 時序。在消隱過程中不發(fā)射電子束。如果沒有，如上圖所示編號。 VGA 接口是一種 D 型接口，上面共有 15 針空，分成三排，每排五個。在 ASIC 設(shè)計領(lǐng)域， Verilog HDL 語言一直就是事實上的標準。 Verilog HDL 進行設(shè)計最大的優(yōu)點是其工藝無關(guān)性．這使得工程師在功能設(shè)計，邏輯驗證階段可以不必過多考慮門級及工藝實現(xiàn)的具體細節(jié)，只需根據(jù)系統(tǒng)設(shè)計的要求施加不同的約束條件，即可設(shè)計出實際電路 。從語法結(jié)構(gòu)上看， Verilog HDL繼和借鑒了 C 語言的很多語法結(jié)構(gòu)，兩者有許多相似之處。 硬件描述語言 —— Verilog HDL Verilog HDL 是一種硬件描述語言 (hardware description language)，是 1983年由 GDA(Gateway Design Automation)公司的 Phil Moorby 首創(chuàng)的，之后 Moorby 又設(shè)計了 VerilogXL 仿真器， VerilogXL 仿真器大獲成功，也使得 Verilog HDL 語言得到推廣使用。 Nios II 集成開發(fā)環(huán)境 (integrated development environment, IDE)是 Nios II 系列嵌入式處理器的基本軟件開發(fā)工具。在此基礎(chǔ)上 , 可以很快地將硬件系統(tǒng) (包括處理器、存儲器、外設(shè)接口和用戶邏輯電路 )與常規(guī)軟件集成在單一可編程芯片 中。本設(shè)計采用的是 Quartus II 版本進行的系統(tǒng)開發(fā)。 SOPC Builder 避免了手動系統(tǒng)集成任務(wù)，使設(shè)計者能夠?qū)⒕性诙ㄖ朴脩暨壿嬙O(shè)計上，在更高級抽象層上進行設(shè)計。 Quartus II 提供了更優(yōu)化的綜合和適配的功能，改善了對第三方仿真和時序分析工具的支持。把大容量 FPGA 的靈活性和 ASIC的市場優(yōu)勢結(jié)合起來，實現(xiàn)對于有較大批量要求并對成本敏感的電子產(chǎn)品 ，避開了直接設(shè)計 ASIC 的困難。這種 SOPC 系統(tǒng)是指在 FPGA 中植入軟核處理器，如： NIOS II 核等。 SOPC 技術(shù)主要應(yīng)用以下三個方向 ： 1）基于 FPGA 嵌入 IP 硬核的應(yīng)用。 Nios II 是一種軟核（ SoftCore）處理器，軟核處理器最大的特點就是可由用戶需要進行設(shè)置。 因此，著名的可編程邏輯器件生產(chǎn)廠家美國 Altera 公司提出了基于 PLD 的 SOC 設(shè)計方案 —— SOPC。并且， Altera提供了更易用的 Nios II開發(fā)套件提供給客戶。 ⑤國內(nèi) 對 Nios的最高應(yīng)用可能是某保密項目，該款應(yīng)用同時使用了八個 Nios軟核，把Avalon總線的多 master功能發(fā)揮的淋漓盡致。利用 Nios的定制指令功能和同步多 Master總線結(jié)構(gòu) (Avalon)，實現(xiàn)了吉比特 (Gigabite)速率碼流的可靠傳輸。作為 Altera免費提供的 IP(intellectual property)，根據(jù) Altera自己提供的資料， Nios II軟核在配合 Stratix II系列 FPGA的情況下，可以實現(xiàn)超過 20ODMIPS的性能表 現(xiàn)。在 baidu或 google上用關(guān)鍵詞 Nios II搜索，只有一些概要性的介紹，并無具體的開發(fā)實例報道?？梢愿鶕?jù)自己設(shè)計的特定需求選擇合適的軟核。快速版本的 Nios II具有最強的性能，其運算能力在 175MHz時鐘頻率下可達大約 200 Dhrystone MIPS(DMIPS)。 Nios II不同于 16位指令集的 Nios，它是真正的 32位軟核 CPU，具有 32位的指令集、 32位的數(shù)據(jù)路徑和 32位的尋址空間。 本題研究的現(xiàn)狀 ：隨著微電子技術(shù)和計算機技術(shù)的發(fā)展，可編程邏輯器件、 EDA 技術(shù)、嵌入式系統(tǒng)、 SOC、 SOPC、 IP、核等新概念和新技術(shù)層出不窮，新技術(shù)的應(yīng)用迅速滲透到電子、通信、信息、機械制造、儀器儀表、航空航天、家用電器等領(lǐng)域，有力地推動了社會生產(chǎn)力的發(fā)展和 社會信息化程度的提高。它的設(shè)計必須從系統(tǒng)行為級開始自頂向下。同時，由于 IC設(shè)計與工藝技術(shù)水平提高，集成電路規(guī)模越來越大，復(fù)雜程度越來越高，己經(jīng)可以將整個系統(tǒng)集成為一個芯 片 。但集成電路不是最終產(chǎn)品，它只有裝入整機系統(tǒng)才能發(fā)揮它的作用。 基于 Nios II 的系統(tǒng)實現(xiàn)了設(shè)計的可復(fù)用 性，即使是同樣一塊開發(fā)板，根據(jù)載入的代碼不同，可以實現(xiàn)不同的應(yīng)用。 對嵌入式開發(fā)而言，開發(fā)基于 Nios II 系統(tǒng)的好處很多。 Nios II 處理器具有完善的軟件開發(fā)套件，包括編譯器、集成開發(fā)環(huán)境（ IDE） 、 JTAG 調(diào)試器、實時操作系統(tǒng)（ RTOS）和 TCP/IP 協(xié)議棧。 集成電路是中間產(chǎn)品，必須將它裝入到整機上才能發(fā)揮其作用，具體地說是通過印刷電路版 (PCB)來集成到整機上去的。軟件設(shè)計在 Nios II IDE 中完成，采用 C 語言程序設(shè)計實現(xiàn)俄羅斯方塊游戲的基本功能，并且將軟件與硬件通過接口很好的結(jié)合。設(shè)計了由 NiosⅡ 處理器、數(shù)據(jù)傳輸接口等 IP 核構(gòu)成的 SOPC 系統(tǒng)。由于上手簡單、老少皆宜，從而家喻戶曉，風(fēng)靡世界。俄羅斯方塊游戲可以說是隨計算機的發(fā)展而發(fā)展，并不斷推陳出新，演變出各種類似游戲，深受廣大玩家喜