【正文】 子設(shè)計(jì)中，本設(shè)計(jì)即利用 FPGA 來(lái)實(shí)現(xiàn)對(duì)電梯控制系統(tǒng)的設(shè)計(jì)。 大連海事大學(xué) 畢 業(yè) 論 文 二○一四 年 六 月 ┊┊┊┊┊┊┊裝┊┊┊┊┊┊┊訂┊┊┊┊┊┊┊線┊┊┊┊┊┊┊ ┊┊┊┊┊┊┊裝┊┊┊┊┊┊┊訂┊┊┊┊┊┊┊線┊┊┊┊┊┊┊ 基于 FPGA的四層電梯控制系統(tǒng)設(shè)計(jì) 專業(yè)班級(jí) : 電子信息工程 101 班 姓 名 : 劉刊儒 指導(dǎo)老師 : 嚴(yán) 飛 信息科學(xué)技術(shù)學(xué)院 I 摘 要 隨著科技的發(fā)展，電梯早在上個(gè)世紀(jì)就已進(jìn)入人們的生活。對(duì)于電梯的控制，傳統(tǒng)的方法是使用繼電器－接觸器控制系統(tǒng)進(jìn)行控制。 本文基于 VHDL即超高速集成電路硬件描述語(yǔ)言開(kāi)發(fā)的四層電梯控制系統(tǒng)，以 QuartusII 為開(kāi)發(fā)環(huán)境，最終在 EDA 實(shí)驗(yàn)箱上實(shí)現(xiàn)四層電梯控制系統(tǒng)的基本功能，其功能包括：顯示電梯樓層數(shù)、響應(yīng)樓層請(qǐng)求、電梯升降指示、電梯開(kāi)關(guān)門、電梯開(kāi)門超時(shí)報(bào)警等。 首先，通過(guò) EDA 實(shí)驗(yàn)箱上的按鍵輸入 樓層請(qǐng)求，其中包括電梯內(nèi)部樓層請(qǐng)求、電梯外上升請(qǐng)求及電梯外下降請(qǐng)求；同時(shí)，利用 LED 燈及數(shù)碼管顯示輸入的請(qǐng)求；然后，遵照電梯運(yùn)行時(shí)的方向優(yōu)先原則及內(nèi)部響應(yīng)優(yōu)先原則來(lái)逐次應(yīng)答請(qǐng)求；并且，如果開(kāi)門時(shí)間過(guò)長(zhǎng)，電梯將發(fā)出報(bào)警并自動(dòng)關(guān)門。EDA。 Quartus II。習(xí)慣上不論其驅(qū)動(dòng)方式如何，將電梯作為建筑物內(nèi)垂直交通運(yùn)輸工具的總稱。早在公元前 2600年，埃及人在建造金字塔時(shí)就使用了最原始的升降系統(tǒng)，這套系統(tǒng)的基本原理至今仍無(wú)變化：即一個(gè)平衡物下降的同時(shí)，負(fù)載平臺(tái)上升。英國(guó)科學(xué)家瓦特發(fā)明蒸汽機(jī)后，起重機(jī)裝置開(kāi)始采用蒸汽為動(dòng)力。湯姆遜研制出用液壓驅(qū)動(dòng)的升降梯。然而，安全性問(wèn)題是人類一直在突破的問(wèn)題。格雷夫斯在紐約水晶宮舉行的世界博覽會(huì)上，他向世人展示了這一偉大的偉大的發(fā)明。 1889 年 12 月，美國(guó)奧的斯電梯公司制造出了名副其實(shí)的電梯，它采用直流電動(dòng)機(jī)為動(dòng)力，通過(guò)蝸輪減速器帶動(dòng)卷筒上纏繞的繩索，懸掛并升降轎廂。隨著電梯的普遍使用，電梯功能也在隨之提高，其控制方式也在不斷的改善。 伴隨經(jīng)濟(jì)的快速發(fā)展，我國(guó)的電梯行業(yè)正經(jīng)歷著一個(gè)高速發(fā)展期。 基于 FAGA 的四層電梯控制系統(tǒng)設(shè)計(jì) 2 四層電梯控制系統(tǒng)的設(shè)計(jì)要求 對(duì)于電梯的控制，傳統(tǒng)的方法是使用繼電器－接觸器控制系統(tǒng)進(jìn)行控制。 本次設(shè)計(jì)的基于 FPGA 的四層電梯控制系統(tǒng)，要求按鍵輸入樓層請(qǐng)求、各樓層的上升下降請(qǐng)求及快速關(guān)門與延時(shí)關(guān)門， LED 燈顯示按鍵請(qǐng)求的狀況以及電梯運(yùn)行方向和電梯開(kāi)關(guān)門狀況，數(shù)碼 管顯示電梯當(dāng)前所在樓層。當(dāng)電梯處于下降模式時(shí)，電梯運(yùn)行規(guī)律與上升模式相反； （ 5）電梯設(shè)有延時(shí)關(guān)門與快速關(guān)門功能。當(dāng)啟用快速關(guān)門電梯則 1 秒后立即關(guān)門。 基于 FAGA 的四層電梯控制系統(tǒng)設(shè)計(jì) 3 第 2章 開(kāi)發(fā)技術(shù)基礎(chǔ) EDA 技術(shù)簡(jiǎn)介 EDA 技術(shù)基本概述 EDA 技術(shù)是以計(jì)算機(jī)為工作平臺(tái)，以 EDA 軟件軟件工具為開(kāi)發(fā)環(huán)境，以硬件描述語(yǔ)言為設(shè)計(jì)語(yǔ)言，以可編程邏輯器件為實(shí)驗(yàn)載體，以 ASIC、 SoC 芯 片為目標(biāo)器件，以數(shù)字系統(tǒng)設(shè)計(jì)為應(yīng)用方向的電子產(chǎn)品自動(dòng)化設(shè)計(jì)過(guò)程 [1] [13]。因此，它代表了數(shù)字電子設(shè)計(jì)技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。 EDA 技術(shù)具備著自己獨(dú)特的優(yōu)勢(shì)，設(shè)計(jì)人員首先按照“自頂向下”的設(shè)計(jì)方法，對(duì)整個(gè)系統(tǒng)進(jìn)行方案設(shè)計(jì)和功能劃分，然后采用硬件描述語(yǔ)言完成系統(tǒng)行為 設(shè)計(jì)，最后通過(guò)綜合器和適配器生成目標(biāo)器件，這樣的設(shè)計(jì)方法被稱為高層次的電子設(shè)計(jì)方法。隨著技術(shù)的發(fā)展，當(dāng)今的 EDA 技術(shù)采取“自頂向下”的全新設(shè)計(jì)方法，在結(jié)構(gòu)上對(duì)整體功能實(shí)現(xiàn)模塊化，分塊進(jìn)行仿真、糾錯(cuò)，這樣有利于程序設(shè)計(jì)的修改，大大提高了設(shè)計(jì)的效率以及正確率 [13]。HDL(Hardware Description Language)是一種用于設(shè)計(jì)硬件電子系統(tǒng)的計(jì)算機(jī)語(yǔ)言，通過(guò)利用硬件描述語(yǔ)言，利用軟件編程的方式將硬件電路結(jié)構(gòu)、電子系統(tǒng)的邏輯功能連接起來(lái)。 （ 3）具有邏輯綜合和優(yōu)化功能 邏輯綜合功能是指將高層次的抽象描述轉(zhuǎn)化為低級(jí)別抽 象描述的一種方法，即根據(jù)芯片制造商提供的基本電路單元庫(kù)，將硬件描述語(yǔ)言描述的電路轉(zhuǎn)換為電 基于 FAGA 的四層電梯控制系統(tǒng)設(shè)計(jì) 4 路網(wǎng)表或者是一組邏輯方程 [13]。優(yōu)化的作用是將電路設(shè)計(jì)的時(shí)延縮短到最小和有效利用資源。 （ 4） 具有開(kāi)放性和標(biāo)準(zhǔn)化的軟件架構(gòu) 軟件架構(gòu)是一套配置使用的規(guī)范軟件包，其提供給 EDA 開(kāi)發(fā)的平臺(tái)以及相應(yīng)的開(kāi) 發(fā)環(huán)境。架構(gòu)能將來(lái)自不同廠商生產(chǎn)的工具軟件進(jìn)行優(yōu)化組合，集成在一個(gè)方便管理的統(tǒng)一的環(huán)境下，這樣有利與實(shí)現(xiàn)資源的優(yōu)化配置以及資源共享 [13]。 大規(guī)?？删幊唐骷抢?EDA 技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的載體；硬件描述語(yǔ)言是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的主要表達(dá)手段；軟件開(kāi)發(fā)工具是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的智能化、自動(dòng)化的設(shè)計(jì)工具；實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)是利用 EDA技術(shù)進(jìn)行電子系統(tǒng)設(shè)計(jì)的下載工具以及硬件驗(yàn)證工具 [12]。從 EDA 技術(shù)的組成方面來(lái)看，在可編程器件方面，朝著高密度、高速度、寬帶寬方面發(fā)展，同時(shí)也朝著系統(tǒng)化、混合化、低電壓、低功耗方向發(fā)展；在開(kāi)發(fā)工具上，要求具備混合的信號(hào)處理 能力，高效的仿真能力，高效的邏輯綜合能力以及優(yōu)化能力；系統(tǒng)描述方式更加的簡(jiǎn)便化、高效化和統(tǒng)一化 [13]。隨著科技的發(fā)展，可編程邏輯器件也在很多方面有了飛速的發(fā)展：規(guī)模、性能、密度，這些發(fā)展使得它廣泛應(yīng)用與計(jì)算機(jī)、信號(hào)處理、自動(dòng)化、集成電路設(shè)計(jì)等領(lǐng)域 [2— 3]。 可編程邏輯器件的分類： （ 1）按編程的性質(zhì)分：一次性編程 PLD、可對(duì)次編程 PLD、在線可重配置ICR 器件、在系統(tǒng)編程 ISPPLD。 （ 3）按器件的集成程度分：可分為高密度可編程邏輯器件和低密度可編程邏輯器件。在功能上， FPGA 的功能由邏輯結(jié)構(gòu)的配置數(shù)據(jù)決定，這些數(shù)據(jù)配置存放在片外的 EPROM 或者其他的存儲(chǔ)器上；在結(jié)構(gòu)上， FPGA 在結(jié)構(gòu)上由邏輯功能模塊排列成陣列，并有可編程的內(nèi)部連接線連接這些功能模塊，以用于實(shí)現(xiàn)某些特定的邏輯功能。 FPGA 由六個(gè)部分組成，分別是可編程輸入 /輸出單元、基本可編程邏輯單元、豐富的布線資源、嵌入式塊 RAM、內(nèi)嵌專用硬核以及底層嵌入功能單元。 （ 2）基本可編程邏輯單元：該單元式可編程邏輯器件的核心，實(shí)現(xiàn)可編程邏輯器件最基本的功能，也可以根據(jù)設(shè)計(jì)的靈活性改變它的內(nèi)部連接和配置，以實(shí)現(xiàn)不同的邏輯功能 [3]。 FPGA 有著非常豐富的布線資源，它們從工藝、長(zhǎng)度、寬度位置上被分為不同的等級(jí)，有專用的、有公用的 [3]。 （ 5） 內(nèi)嵌專用硬核：內(nèi)嵌的專用內(nèi)核主要指那些通用性相對(duì)較弱的功能單元。 （ 6）底層嵌入功能單元：它主要是指由生產(chǎn)商在出產(chǎn)前嵌入在 FGPA 中的 基于 FAGA 的四層電梯控制系統(tǒng)設(shè)計(jì) 6 一些通用程度較高的功能模塊 [3]。 實(shí)體（ Entity） 任何一個(gè) VHDL 程序必須包含 并且只能有一個(gè)實(shí)體。 結(jié)構(gòu)體（ Architecture） 結(jié)構(gòu)體用于描述所設(shè)計(jì)芯片的邏輯功能。在該部分， VHDL 語(yǔ)句的主要功能是指明所設(shè)計(jì)的芯片實(shí)現(xiàn)什么具體的功能，以及元件的 內(nèi)部聯(lián)系和連線。其實(shí)結(jié)構(gòu)體的功能描述共有 5 種：信號(hào)賦值語(yǔ)句、塊（ BLOCK）語(yǔ)句、進(jìn)程（ PROCESS）語(yǔ)句、元件例化（ COMPONENT）語(yǔ)句和程序調(diào)用語(yǔ)句 [16]。配置語(yǔ)句用來(lái)描述層與層之間的連接關(guān)系以及實(shí)體與結(jié)構(gòu)體之間的連接關(guān)系。在仿真設(shè)計(jì)中，可以利用配置來(lái)選擇不同的結(jié)構(gòu)體進(jìn)行性能對(duì)比試驗(yàn)，以得到性能最佳的設(shè)計(jì)方案 [13]。它主 基于 FAGA 的四層電梯控制系統(tǒng)設(shè)計(jì) 7 要由兩個(gè)部分組成：程序包首、程序包體。在 VHDL 程序中，程序包不是必需的，程序包首可以獨(dú)立的定義和使用 [13]。庫(kù)包含了 5種： IEEE 庫(kù)、 STD 庫(kù)、 WORK 庫(kù)、 VITAL 庫(kù)以及用戶自定義庫(kù)。由于庫(kù)是程序包的集合，因此，庫(kù)的調(diào)用其實(shí)就是程序包的使用 [12]。它是 Altera 公司的第 4代可編程邏輯器件集成開(kāi)發(fā)環(huán)境，提供了從設(shè)計(jì)輸入到器件編程的全部功能 [1]。可在多種平 臺(tái)運(yùn)行，具有開(kāi)放性、多平臺(tái)、與結(jié)構(gòu)無(wú)關(guān)、完成集成化、豐富的設(shè)計(jì)庫(kù)、模塊化工具、支持多種 HDL語(yǔ)言、易學(xué)習(xí)、易操作等特點(diǎn)。 QuartusII 是 EDA 技術(shù)的一個(gè)綜合性平臺(tái)。應(yīng)用 QuartusII 軟件，可以完成所有的設(shè)計(jì)工作。 基于 FAGA 的四層電梯控制系統(tǒng)設(shè)計(jì) 8 （ 2）主板中所有 I/O 口開(kāi)放：主芯片的 I/O 口分為三個(gè)部分使用，三個(gè)部分的 I/O 口無(wú)重合。 （ 3）數(shù)字 EDA 與模擬 EDA 混合實(shí)驗(yàn) 與開(kāi)發(fā)：除了主板的模數(shù)轉(zhuǎn)換實(shí)驗(yàn)，如果配以模擬 EDA 器件適配板，就能在主板系統(tǒng)上完成模擬 EDA 實(shí)驗(yàn)或模數(shù)混合實(shí)驗(yàn)的開(kāi)發(fā) [18]。 （ 5）良好的混合電壓（ MV）兼容功能：綠色能源電子系統(tǒng)要求器件低功耗、低噪聲和高電磁兼容性。 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)主板組成 ZY11EDA13BE 實(shí)驗(yàn)系統(tǒng)主板，主要由以下幾部分構(gòu)成：通用編程模塊、液晶顯示模塊、數(shù)碼管顯示模塊、 A/D、 D/A 轉(zhuǎn)換模塊、 LED 顯示模塊、數(shù)字可調(diào)信號(hào)源、濾波模塊、信號(hào)調(diào)節(jié)模塊、邏輯筆模塊、配置模塊、模式選擇模塊、模擬信號(hào)源、 4 4 鍵盤模塊、開(kāi)關(guān)按鍵模塊、電源模塊、分立元件模塊、喇叭模塊、I/O 口插孔、核心芯片 A、適配板 B 插座、擴(kuò)展板 C 插座、 40PIN 插座 [11]。 基于 FAGA 的四層電梯控制系統(tǒng)設(shè)計(jì) 9 第 3章 四層電梯控制系統(tǒng)的設(shè)計(jì) 根據(jù)設(shè)計(jì)要求，此次四層電梯控制系統(tǒng)的設(shè)計(jì)包括請(qǐng)求信號(hào)響應(yīng)、樓層檢測(cè)、當(dāng)前樓層數(shù)碼管顯示、開(kāi)關(guān)門控制、電梯運(yùn)行五個(gè)模塊。 圖 四層電梯控制系統(tǒng)整體流程圖 系統(tǒng)器件端口說(shuō)明 本次設(shè)計(jì)全部使用 VHDL 語(yǔ)言編程，在程序中完成對(duì)各模塊的設(shè)計(jì)以及整體系統(tǒng)對(duì)各模塊的調(diào)用。 基于 FAGA 的四層電梯控制系統(tǒng)設(shè)計(jì) 10 c lkrs tin ne r_ f 1in ne r_ f 2in ne r_ f 3in ne r_ f 4ou ter _u 1ou ter _u 2ou ter _u 3ou ter _d 2ou ter _d 3ou ter _d 4de la yc lo s ele d7 s [6. .0]up _r eq [4. .1]do w n_ re q[ 4. .1]in ne r_ re q[ 4. .1]u_dal ar mdo or [1. .0]ru nlif tin s t1 圖 四層電梯控制系統(tǒng)生成器件 端口信號(hào)說(shuō)明： cl