【正文】 微 處 理 器 和 一 些 控 制 領(lǐng)域 的 常 用 外 圍 組 件 ， 特 別 適 用 于 通 信 產(chǎn) 品 。 類 似 于 MC68360 QUICC， MPC860 PowerQUICC 集 成了 兩 個 處 理 塊 。 由 于 CPM 分 擔(dān) 了 嵌 入 式 PowerPC 核 的 外 圍 工 作 任務(wù) ， 這 種 雙 處 理 器 體 系 結(jié) 構(gòu) 功 耗 要 低 于 傳 統(tǒng) 的 體 系 結(jié) 構(gòu) 的 處 理 器 。 該 器 件 有 較 高 的 集 成 度 ， 它 集5 個 芯 片 于 一 體 ， 從 而 降 低 了 系 統(tǒng) 的 組 成 開 銷 。 這 種 低 成 本多 用 途 的 集 成 處 理 器 的 設(shè) 計(jì) 目 標(biāo) 是 使 用 PCI 接 口 的 網(wǎng) 絡(luò) 基 礎(chǔ) 結(jié) 構(gòu) 、電 訊 和 其 它 嵌 入 式 應(yīng) 用 。MPC8260： MPC8260 PowerQUICC II 是 目 前 最 先 進(jìn) 的 為 電 信 和 網(wǎng)絡(luò) 市 場 而 設(shè) 計(jì) 的 集 成 通 信 微 處 理 器 。 高 速 的 嵌 入 式PowerPC 內(nèi) 核 ， 連 同 極 高 的 網(wǎng) 絡(luò) 和 通 信 外 圍 設(shè) 系 統(tǒng) 。 與 MPC860 相 似 ， MPC8260 也 有 兩 個 主 要 的 組 成 部 分 ： 嵌 入的 PowerPC 內(nèi) 核 和 通 信 處 理 模 塊 （ CPM） 。 CPM 同 時 支 持 3 個 快 速 的 串 行 通 信 控 制 器（ FCC） 、 2 個 多 通 道 控 制 器 （ MCC） 、 4 個 串 行 通 信 控 制 器 （ SCC） 、 2個 串 行 管 理 控 制 器 （ SMC） 、 1 個 串 行 外 圍 接 口 （ SPI） 和 一 個 I2C 接口 。 根據(jù)各個功能模塊的所需完成的任務(wù)，選用了不同的處理器。第二章 PowerPC603R 處理器 PowerPC603R 的結(jié)構(gòu)PowerPC603R 是 PowerPC 家族中的一款低功耗 RISC 微處理器，CPU內(nèi)部時鐘頻可達(dá) 200MHz，其內(nèi)嵌 32 位 PowerPC 核，支持 32 位有效地址，支持 8/16/32 位整形數(shù)據(jù)類型和 32/64 位浮點(diǎn)數(shù)據(jù)類型。PowerPC603R 的結(jié)構(gòu)框圖如圖 21：PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)7系統(tǒng)寄存器單元整數(shù)單元裝載 / 存儲單元浮點(diǎn)單元通用寄存器堆實(shí)現(xiàn)單元指令 M M U數(shù)據(jù) M M U指令單元預(yù)取指令隊(duì)列轉(zhuǎn)移處理調(diào)度單元指令隊(duì)列6 4 B i t6 4 B i t6 4 B i t1 6 K 字節(jié)指令 C a c h e標(biāo)志1 6 K 字節(jié)數(shù)據(jù) C a c h e標(biāo)志處理器總線接口3 2 位地址總線3 2 / 6 4 位數(shù)據(jù)總線6 4 B i t6 4 B i t6 4 B i t6 4 B i t3 2 B i t6 4 B i t電源損耗控制時鐘倍頻器定時計(jì)數(shù)器 /遞減器J T A G / C O P接口圖 2 1 PowerPC603R 結(jié)構(gòu)框圖 Power PC603R處理器特點(diǎn) Power PC603R處理器具有如下特點(diǎn):高性能、低功耗、超標(biāo)量、精簡指令集計(jì)算機(jī)每個時鐘周期最多發(fā)出和結(jié)束 3 條指令。 大多數(shù)指令為單周期執(zhí)行。 一個用于整型數(shù)操作的普通目的寄存器組, 其包含 32 個寄存器。 2） 強(qiáng)大的指令和數(shù)據(jù)的吞吐量 [ 6] 零周期分支處理能力。 指令取指單元具有每個周期從指令 cache 中取兩條指令的能力。 為減少數(shù)據(jù)的流轉(zhuǎn)周期在硬件上設(shè) 有獨(dú)立的通道。 在每個頁或每個基塊中 cache 進(jìn)行主存一致的算法可設(shè)置為寫回法 或?qū)懼边_(dá)法。3) 外部總線時鐘最高為 66 MHz, CPU 主頻最高為133 MHz。 下面分別介紹一下各功能塊的主要工作原理。 處理器選用 RISC 微處理器 Power PC603 系列中低功耗的微處 理器 Power PC603r, 其內(nèi)核電壓PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)9Vdd, PLL 電壓Avdd 和 I/ O 電壓Ovdd 均為 3 3 V, 使用 32 位數(shù)據(jù)工作模 式, CPU 總線時鐘設(shè)計(jì)為 33MHz, CPU 工作頻率為 133 MHz。（2） 電源管理功能塊電源管理功能塊完成數(shù)據(jù)處理模塊的上電復(fù)位功能、電源的轉(zhuǎn)換和對電源的監(jiān)測等功能。 + 5V 電源的上電復(fù)位和對電源的監(jiān)測功能由一片 MAX706 完成。（3）SRAM功能塊該模塊的靜態(tài)隨機(jī)存儲器的數(shù)據(jù)寬度為 32 位, 總?cè)萘?Mbytes. SRAM 功能塊作為操作系統(tǒng)及應(yīng) 用軟件的內(nèi)存, 同時實(shí)現(xiàn) SRAM 與 CPU 中cache 的映射, 實(shí)現(xiàn) cache 與 SRAM 的數(shù)據(jù)交換。 FLASH 功能塊作為一些引導(dǎo)程序、 操作系統(tǒng)、應(yīng)用軟件及測試軟件存放的載體, 該模塊在上電時, 首先從 FLASH 功能塊中讀出命令并執(zhí) 行, 并把操作系統(tǒng)及其它軟件程序移植到 SRAM 區(qū), 最終實(shí)現(xiàn)操作系統(tǒng)及其它軟件程序在內(nèi)存中運(yùn)行, 這樣提高了該模塊的系統(tǒng)性能。8274 的工作時鐘為 3 6864 MHz, 由一個 3 6864MHz 的晶振來提供。 發(fā)送時鐘和接收時鐘是波特率的16 倍( 波特率為115 200 bps) .8274 可工作在查詢方式和中斷方式, 這可由軟件對 8274 作相應(yīng)的初始化來實(shí)現(xiàn)。兩路串行接口實(shí)現(xiàn)該模塊作為目標(biāo)板與 Vxworks 操作系統(tǒng) Tornado開發(fā)環(huán)境的連接, 開發(fā)工具可通過串行接口對目標(biāo)板進(jìn)行相關(guān)的操作。 16 位定時/ 計(jì)數(shù)器選用 82C54 可編程定時/ 計(jì)數(shù)器來實(shí)現(xiàn), 24 位定時器由 FPGA 實(shí)現(xiàn)。82C54 的 3 個定時器輸出 OUT0、OUTOUT2 和 FPGA 中實(shí)現(xiàn)的 24 位定時器的輸出分別作為該模塊 內(nèi)部的中斷源。FPGA 實(shí)現(xiàn)的 24 位定時器的 輸出使能有裝入數(shù)據(jù)的操作控制。（7）FPGA 功能塊FPGA 功能塊是該模塊中最重要的控制功能塊, 實(shí)現(xiàn)了各功能塊與CPU 之間時序的匹配, FPGA 功 能塊主要完成以下功能: a. 產(chǎn)生 CPU 的復(fù)位信號。b. 產(chǎn)生存儲器、I/ O 等設(shè)備的片選信號和讀/ 寫信號；c. 實(shí)現(xiàn) 18 級中斷的控制；d. 實(shí)現(xiàn) 12 路離散量的輸出；e. 實(shí)現(xiàn) 16 位/ 32 位數(shù)據(jù)轉(zhuǎn)換的控制。高性能的超標(biāo)量微處理器每周期發(fā)出和撤銷多達(dá) 3 條指令；每周期執(zhí)行多達(dá) 5 條指令；多數(shù)指令單周期執(zhí)行；浮點(diǎn)單元(FPU)對所有單精度操作和大多數(shù)雙精度操作進(jìn)行流水作業(yè)。高指令數(shù)據(jù)吞吐量零周期分支轉(zhuǎn)移能力；在未定狀況下分支轉(zhuǎn)移的可編程靜態(tài)分支預(yù)測；取指單元每周期可從指令 Cache 取 2 條指令；1個 6 口的指令隊(duì)列提供了預(yù)知將來的能力；帶前饋功能的獨(dú)立流水線減少了硬件的數(shù)據(jù)相關(guān)；4 路組相關(guān)、物理映射的 16K 字節(jié)的數(shù)據(jù)Cache；LRU 置換算法；4 路組相關(guān)、物理映射的 16K 字節(jié)的指令Cache；LRU 置換算法；以每頁或每塊為基準(zhǔn)，可編程 Cache 回寫或直寫操作；52 位虛擬地址，32 位物理地址。PowerPC603R 是采用0．5μm CMOS 四層鋁工藝，集成了 260 萬晶體管的高速(主頻達(dá) 133 M)、超標(biāo)量、低功耗(3．3 V 功耗不大于 4 W)32 b RISC 微處理器。PowerPC603R 低功耗技術(shù)的使用動態(tài)功耗管理的設(shè)計(jì)在 PowerPC603R 中動態(tài)功耗管理模式是由軟件實(shí)現(xiàn)的，在正常的工作狀態(tài)下空閑的功能單元會受軟件控制進(jìn)入低能耗狀態(tài)而不影響性能、軟件執(zhí)行或外部硬件。 時鐘再生器的動態(tài)功耗管理設(shè)計(jì) PowerPC603的時鐘再生器及其時序關(guān)系。 GCLK 是整個片內(nèi)時鐘分布樹中的全局時鐘信號；OVERRIDE 能夠使局部電路的 GCLK 關(guān)斷，該控制信號也是用于靜態(tài)功耗管理模式以減小時鐘功耗；C1＿TEST，C2＿TEST和 SCAN＿C1 是檢測時鐘輸入和控制信號；WAITCLK 是集成于所有時鐘再生器之間的信號；C1＿FREEZE 和 C2＿FREEZE 是時鐘再生器的 2 個“凍結(jié)”(freeze)信號，該信號用于局部電路的動態(tài)功耗管理，當(dāng)這 2個信號處于有效狀態(tài)時能夠迫使時鐘信號處于低電平，停止相應(yīng)功能單元的時鐘信號從而實(shí)現(xiàn)節(jié)省功耗的目的，以下將從 603R 是如何“凍結(jié)”相應(yīng)單元的時鐘信號來討論其動態(tài)功耗技術(shù)。執(zhí)行單元的動態(tài)功耗管理 PowerPC603R 的每一個執(zhí)行單元具有單獨(dú)的時鐘輸入，根據(jù) clockbyclock 自動控制，而且 CMOS 電路在不翻轉(zhuǎn)的狀態(tài)下其功耗是可以忽略的，所以可以通過停止單個執(zhí)行單元的時鐘對每一個執(zhí)行單元進(jìn)行獨(dú)立的動態(tài)功耗管理。以讀出/寫入(LSU)執(zhí)行單元為例，寫入流水的最后一級是一個完成的寫入隊(duì)列，該隊(duì)列一直保持寫入狀態(tài)直到 CACHE 可利用或者出現(xiàn)讀出相關(guān)PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)13性，因此一個寫入狀態(tài)可能在完成的寫入隊(duì)列當(dāng)中保留一段時間，但是盡管如此 603R 可能凍結(jié)寫入流水線中的其他級。給出了每一執(zhí)行單元的空閑百分比，可以看出，在實(shí)際應(yīng)用當(dāng)中每一個執(zhí)行單元在相當(dāng)大的百分比時間內(nèi)是空閑的，所以在其空閑時間內(nèi)“凍結(jié)”其時鐘可以有效地減少執(zhí)行單元的平均功耗。在等待數(shù)據(jù)的這段時間(根據(jù)存儲器的執(zhí)行時間和處理機(jī)與總線時鐘的比率該時間可以達(dá)到很多時鐘周期)內(nèi) CACHE 和 MMU 處于閑置狀態(tài)，因此可以運(yùn)用動態(tài)管理邏輯使其時鐘處于禁止?fàn)顟B(tài)，從而達(dá)到節(jié)省功耗的目的。如果 CACHE 的不命中需要寫回到存儲器或者“擲出”(castout)，那么動態(tài)功耗管理將會在“擲出”完成之后凍結(jié)時鐘，反之如果 CACHE 不命中就不需要“擲出”，動態(tài)功耗管理將會在不命中的地址被送到總線接口單元之后立即凍結(jié)時鐘直至數(shù)據(jù)由存儲器返回。如果在數(shù)據(jù)拍(data beats)之間有許多的處理機(jī)時鐘，那么在每一拍之間都會凍結(jié)時鐘。由于指令CACHE 不包括修改狀態(tài)，所以只要省去數(shù)據(jù) CACHE 狀態(tài)機(jī)中的“擲出”(castout)部分就是指令 CACHE 動態(tài)功耗管理的狀態(tài)機(jī)，從而可以看到指令 CACHE 的空閑時間百分比。因?yàn)?MMU 只有在初始化查找、非監(jiān)控以及從存儲器讀數(shù)據(jù)拍時是處于工作狀態(tài)的，所以在全部 CACHE 不命中的情況下，MMU 的時鐘都是“凍結(jié)”的。靜態(tài)功耗管理的設(shè)計(jì) 603R 在閑置狀態(tài)時，其靜態(tài)功耗管理模式允許功耗管理軟件或者操作系統(tǒng)將處理機(jī)帶入低功耗模式。一旦進(jìn)入上述 3 種低功耗模式中的任意一種，603R 就會完成所有未解決的指令，致使在特定模式下不需要執(zhí)行的功能單元的時鐘關(guān)斷而進(jìn)入“靜止”狀態(tài)，要想跳出相應(yīng)的低功耗模式需要有外部干擾使“喚醒”信號處于使能狀態(tài)，這樣 603R 才會跳入相應(yīng)干擾矢量的地址從而繼續(xù)執(zhí)行指令。瞌睡模式(DOZE)：瞌睡模式允許 603R 在節(jié)省功耗的狀態(tài)下保持CACHE 的一致性，該模式下“探測”(snoop)邏輯和數(shù)據(jù) CACHE 處于有效狀態(tài)，以確保對總線的探測能夠正常進(jìn)行。在瞌睡模式下603R 的所有功能單元除時間基數(shù)/減量寄存器和總線探測邏輯之外都被禁止。處于瞌睡的 603R 保持PLL 處于完全供電狀態(tài)，并鎖住系統(tǒng)外部時鐘輸入(SYSCLK)，因而處理器完全供電的事務(wù)僅需幾個周期［2，4］。與瞌睡模式相比昏睡模式通過禁止數(shù)據(jù) CACHE 和總線探測更進(jìn)PowerPC 的嵌入式數(shù)據(jù)處理系統(tǒng)設(shè)計(jì)15一步降低功耗。沉睡模式(SLEEP)：當(dāng)然，作為一個低功耗的微處理器其低功耗設(shè)計(jì)還會涉及到很多方面，比如在版圖設(shè)計(jì)方面標(biāo)準(zhǔn)單元用于控制器的實(shí)現(xiàn)，宏模塊用于規(guī)整的數(shù)據(jù)路徑(datapath)，SRAM 和定時/計(jì)數(shù)器等的實(shí)現(xiàn)；模塊的布局首先考慮高速部件的布局、電源地線的布局和高速時鐘樹的布局，然后是低速部件的布局，這些布局是采用交互式進(jìn)行的。它是基于 PowerPC 結(jié)構(gòu)的通信控制器，內(nèi)部不但集成了微處理器還有很多外設(shè)的功能也集成在一起，特別適用于互聯(lián)網(wǎng)絡(luò)和數(shù)據(jù)通信。PowerPC860SR 處理器可根據(jù)用戶不同的要求提高 2～4 個串行通行控制器、不同規(guī)格的指令和數(shù)據(jù)緩存，可根據(jù)外圍設(shè)備的訪問速度快慢可設(shè)置不同的等待時間，其內(nèi)部時鐘可以倍頻來提高指令執(zhí)行速度。它具有存儲控制器，其存儲控制器的功能很強(qiáng)，可以支持各種存儲器，包括各種新型的 DRAM 和Flash，并可以實(shí)現(xiàn)與存儲器的無縫接口。它包括三個主要模塊：PowerPC 核、通信處理模塊（CPM） 、系統(tǒng)接口單元（SIU） 。它包括數(shù)據(jù)和指令的緩存和存儲器管理單元（MMU） ，在40MHz 時鐘為 50MIPS 指令速度。主要包括：總線監(jiān)視器、中斷監(jiān)視器、軟件看門狗、中斷定時器和實(shí)時時鐘（RTC） 、復(fù)位控制器、不占用內(nèi)部開銷的片內(nèi)總線仲裁、 測試口。第三個主要的模塊為通信處理模塊（CPM） 。CPM 在幾個不同的通信設(shè)備如 SCC 和 SMC 上發(fā)送、接收數(shù)據(jù)，所有的通信設(shè)備可以獨(dú)立工作。在圖 31 中，CPM 模塊中有一個 32 位 RISC 微處理器。