基于dsp最小應(yīng)用系統(tǒng)設(shè)計實現(xiàn)本科畢業(yè)論文-在線瀏覽
2024-08-07 17:54本頁面
【正文】 2 DSP最小系統(tǒng)，并通過I/O口電路測試了DSP最小系統(tǒng)板的可用性，為以后的學(xué)習(xí)提供了最核心的電路模塊。(2)基于TMS320VC5402的DSP最小系統(tǒng)的設(shè)計，包括電源電路、時鐘和復(fù)位電路、片外存儲器電路以及JTAG仿真電路的設(shè)計。第二章 系統(tǒng)總體設(shè)計本章介紹了TMS320VC5402芯片的結(jié)構(gòu)和功能，在此基礎(chǔ)上對DSP最小系統(tǒng)的功能方框圖進(jìn)行了規(guī)劃，并對整個系統(tǒng)的設(shè)計方法進(jìn)行了介紹。該芯片的內(nèi)部結(jié)構(gòu)及指令系統(tǒng)都是全新設(shè)計的，它的主要特點(diǎn)是[3][4][5]：CPU特點(diǎn):n 先進(jìn)的多總線結(jié)構(gòu)。n 17位x 17位并行乘法器與40位專用加法器相連。n 指數(shù)編碼器可以在單個周期內(nèi)計算40位累加器中數(shù)值的指數(shù)。存儲器特點(diǎn):n 64 K字程序存儲器、64 K字?jǐn)?shù)據(jù)存儲器以及64 K字I/O空間。n 塊存儲器傳送指令。n 同時讀入兩個或3個操作數(shù)的指令。n 條件存儲指令。在片外圍電路特點(diǎn):n 軟件可編程等待狀態(tài)發(fā)生器。n 帶有內(nèi)部振蕩器。n 數(shù)據(jù)總線具有總線保持特性。電源特點(diǎn)：n 可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省電方式。在片仿真接口特點(diǎn)：n (JTAG)。系統(tǒng)框圖如圖21所示[6]。整個系統(tǒng)設(shè)計的大致步驟如圖22所示。(2)將程序轉(zhuǎn)化成DSP匯編，并送到編譯器進(jìn)行編譯，生成目標(biāo)文件。(4)將可執(zhí)行文件調(diào)入調(diào)試器進(jìn)行調(diào)試，檢查運(yùn)行結(jié)果是否正確。(5)進(jìn)行代碼轉(zhuǎn)換，將代碼寫入FLASH，并脫離仿真器運(yùn)行程序，檢查結(jié)果是否正確。(2)進(jìn)行器件選型，根據(jù)功能、成本和使用經(jīng)驗等要求確定系統(tǒng)中的主要器件，最重要的是根據(jù)需要選擇系統(tǒng)中主要芯片型號。 圖22實驗開發(fā)系統(tǒng)的設(shè)計步驟第三章 系統(tǒng)硬件設(shè)計最小系統(tǒng)是使得DSP芯片TMS320VC5402能夠工作的最精簡模塊，它主要包括電源電路、復(fù)位電路、時鐘電路、片外存儲器接口電路和JTAG仿真接口電路。 電源電路，所以我們采用5V電源供電。講究供電次序的原因在于：如果只有CPU內(nèi)核獲得供電，周邊I/O沒有供電，對芯片是不會產(chǎn)生任何損害的，只是沒有輸入/輸出能力而已；如果反過來，周邊I/O得到供電而CPU內(nèi)核沒有供電。我們通過TI公司提供的DSP專用電源芯片TPS73HD318來構(gòu)建電源電路，同時也避免了上電次序的問題。(2)，輸入+5V的VCC，用10pF的電容對輸入電源濾波；輸出部分為1OUT兩個管腳。(4)系統(tǒng)的電源輸入為+5V，同時設(shè)計電源指示燈LED，用來指示電源的通斷。當(dāng)系統(tǒng)上電后，RS引腳應(yīng)至少保持5個時鐘周期穩(wěn)定的低電平，以確保數(shù)據(jù)、地址和控制線的正確配置。C5402的復(fù)位分為軟件復(fù)位和硬件復(fù)位，軟件復(fù)位是通過執(zhí)行指令實現(xiàn)芯片的復(fù)位，硬件復(fù)位是通過硬件電路實現(xiàn)芯片的復(fù)位，硬件復(fù)位有上電復(fù)位、手動復(fù)位和自動復(fù)位三種[9]。手動復(fù)位電路是通過上電或按鈕兩種方式對芯片進(jìn)行復(fù)位，如圖32所示。 圖32 手動復(fù)位電路 時鐘電路時鐘電路用來為C5402芯片提供時鐘信號，由一個內(nèi)部振蕩器和一個鎖相環(huán)PLL組成，可通過芯片內(nèi)部的晶體振蕩器或外部的時鐘電路驅(qū)動。若使用外部時鐘源，只要將外部時鐘信號直接加到DSP芯片的X2/CLKIN引腳，而X1引腳懸空；若使用芯片內(nèi)部的振蕩器，只要在芯片的X1和X2/CLKIN引腳之間接入一個晶體，用于啟動內(nèi)部振蕩器。為了實現(xiàn)DSP系統(tǒng)實時處理信號的效果，希望系統(tǒng)頻率越快越好。C5402內(nèi)部具有一個可編程鎖相環(huán)(PLL)，它可以配置為以下兩種模式：(1)PLL模式，輸入時鐘乘以一個l～31之間的常數(shù)。PLL有倍頻的功能，其輸出信號的頻率是輸入信號的頻率乘上一個倍數(shù)，正是PLL把外部基準(zhǔn)頻率變成多種頻率提供給不同的具體系統(tǒng)，以滿足各種應(yīng)用的需要。本方案中，外接晶體頻率為10MHz，為了得到倍頻系數(shù)10，需設(shè)置時鐘模式寄存器CLKMD的值為9007h，引腳CLKMDl～CLKMD3設(shè)計成001，則復(fù)位后C5402的工作頻率是101O=1OOMHz。C5402片內(nèi)具有4K16bits的ROM和16K16bits的RAM。程序空間和數(shù)據(jù)空間未被映像的部分和64K的I/O空間全部在片外，用片外存儲器來補(bǔ)充。圖34 外部存儲器擴(kuò)展電路圖IS61LV25616AL的工作電壓為3V～，可以直接與TMS320C5402接口連接，而不必再使用電壓接口芯片進(jìn)行轉(zhuǎn)接，使硬件電路更為簡單。 訪問存儲空間時，當(dāng)?shù)刂仿湓谄瑑?nèi)存儲區(qū)域內(nèi)，自動對這些區(qū)域進(jìn)行訪問；當(dāng)?shù)刂仿湓谄鈪^(qū)域，自動訪問外部存儲器。 JTAG仿真接口電路在做實驗時，需要一個DSP仿真器，把在計算機(jī)上編譯并生成的執(zhí)行代碼下載到C5402芯片上，實現(xiàn)在線調(diào)試DSP硬件和軟件。圖 35 JTAG接口電路 第四章 系統(tǒng)軟件設(shè)計本章介紹系統(tǒng)軟件的實現(xiàn)方法。C5402的開發(fā)工具包括代碼生成和代碼調(diào)試工具兩大類。代碼調(diào)試工具是對可執(zhí)行程序進(jìn)行調(diào)試，使其能夠達(dá)到預(yù)計目標(biāo)。CCS有兩種工作模式，即：軟件仿真器模式和硬件在線編程模式；前者可以脫離DSP芯片，在PC機(jī)上模擬DSP的指令集和工作機(jī)制，主要用于前期算法實現(xiàn)和調(diào)試；后者可以實時運(yùn)行在DSP芯片上，與硬件開發(fā)板相結(jié)合在線編程和調(diào)試應(yīng)用程序。圖41 CCS運(yùn)行界面 CCS的組成CCS的開發(fā)系統(tǒng)主要由以下組件構(gòu)成：①TMS320VC54X集成代碼產(chǎn)生工具；②CCS集成開發(fā)環(huán)境；③DSP/BIOS實時內(nèi)核插件及其應(yīng)用程序接口API；④實時數(shù)據(jù)交換的RTDX插件以及相應(yīng)的程序接口API；⑤由TI公司以外的第三方提供的各種應(yīng)用模塊插件。在生成目標(biāo)程序和程序庫的過程中，建立不同程序的跟蹤信息，通過跟蹤信息對不同的程序進(jìn)行分類管理；5) 基本調(diào)試工具具有裝入執(zhí)行代碼、查看寄存器、存儲器、反匯編、變量窗口等功能，并支持C源代碼級調(diào)試；6) 斷點(diǎn)工具，能在調(diào)試程序的過程中，完成硬件斷點(diǎn)、軟件斷點(diǎn)和條件斷點(diǎn)的設(shè)置；7) 探測點(diǎn)工具，可用于算法的仿真，數(shù)據(jù)的實時監(jiān)視等；8) 分析工具，包括模擬器和仿真器分析，可用于模擬和監(jiān)視硬件的功能、評價代碼執(zhí)行的時鐘；9) 數(shù)據(jù)的圖形顯示工具，可以將運(yùn)算結(jié)果用圖形顯示，包括顯示時域/頻域
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1