基于fpga和單片機(jī)的多功能等精度頻率計(jì)設(shè)計(jì)-在線瀏覽
2025-08-13 15:14本頁(yè)面
【正文】 根據(jù)相對(duì)誤差的公式有：△fxe/fxe=fxefx/fxe 經(jīng)整理可得到：△fxe/fxe=△et/Ns因△et≤1，故△fxe/fxe≤1/Ns Ns=Tpr*fs根據(jù)以上分析，我們可知等精度測(cè)頻法具有三個(gè)特點(diǎn)：1，相對(duì)測(cè)量誤差與被測(cè)頻率的高低無(wú)關(guān)；2，增大Tpr或fs可以增大Ns，減少測(cè)量誤差，提高測(cè)量精度；3，測(cè)量精度與預(yù)置門寬度和標(biāo)準(zhǔn)頻率有關(guān)，與被測(cè)信號(hào)的頻率無(wú)關(guān)，在預(yù)置門和常規(guī)測(cè)頻閘門時(shí)間相同而被測(cè)信號(hào)頻率不同的情況下，等精度測(cè)量法的測(cè)量精度不變； 經(jīng)過(guò)綜合考慮，結(jié)合設(shè)計(jì)需求，選用第④種方案，即用等精度測(cè)頻法來(lái)實(shí)現(xiàn)本設(shè)計(jì)頻率測(cè)量。設(shè)在Tx期間計(jì)數(shù)值為N，可以根據(jù)以下公式來(lái)算得被測(cè)信號(hào)周期：Tx=N*Ts經(jīng)誤差分析，可得結(jié)論：用該測(cè)量法測(cè)量時(shí)，被測(cè)信號(hào)的頻率越高，測(cè)量誤差越大。 脈寬測(cè)量模塊在進(jìn)行脈沖寬度測(cè)量時(shí)，首先經(jīng)信號(hào)處理電路進(jìn)行處理，限制只有信號(hào)的50%幅度及其以上部分才能輸入數(shù)字測(cè)量部分。測(cè)量電路在檢測(cè)到脈沖信號(hào)的上升沿時(shí)打開(kāi)計(jì)數(shù)器，在下降沿是關(guān)閉計(jì)數(shù)器，設(shè)脈沖寬度為Twx，計(jì)算公式為：Twx=Nx/fs。因此，我們選擇單片機(jī)和CPLD/FPGA的結(jié)合來(lái)實(shí)現(xiàn)。系統(tǒng)的基本工作方式如下：①P0是單片機(jī)與FPGA的數(shù)據(jù)傳送通信口，P1口用于鍵盤掃描，實(shí)現(xiàn)各測(cè)試功能的轉(zhuǎn)換；P2口為雙向控制口。②7個(gè)LED數(shù)碼管組成測(cè)量數(shù)據(jù)顯示器，另一個(gè)獨(dú)立的數(shù)碼管用于狀態(tài)顯示。④待測(cè)信號(hào)經(jīng)放大整形后輸入CPLD/FPGA 的TCL4 CPLD/FPGA測(cè)頻專用模塊的VHDL程序設(shè)計(jì)利用VHDL程序設(shè)計(jì)的測(cè)頻模塊邏輯結(jié)構(gòu)如圖所示，其中有關(guān)的接口信號(hào)規(guī)定如下：①TP（）：TF=0 時(shí)等精度測(cè)頻；TF=1 時(shí)測(cè)脈寬； ②CLR/TRIG（）：當(dāng)TF=0 時(shí)系統(tǒng)全清零功能；當(dāng)TF=1 時(shí)CLRTRIG 的上跳沿將啟動(dòng)CNT2 ，進(jìn)行脈寬測(cè)試計(jì)數(shù)； ③ENDD （）：脈寬計(jì)數(shù)結(jié)束狀態(tài)信號(hào)，ENDD=1計(jì)數(shù)結(jié)束；④CHOICE（）：自校/測(cè)頻選擇，CHOICE=1 測(cè)頻；CHOICE=0自校； ⑤START（）：當(dāng)TF=0 時(shí)，作為預(yù)置門閘，門寬可通過(guò)鍵盤由單片機(jī)控制，START=1時(shí)預(yù)置門開(kāi)；當(dāng)TF=1時(shí)，START有第二功能，此時(shí)，當(dāng)START=0時(shí)測(cè)負(fù)脈寬，當(dāng)START=1時(shí)測(cè)正脈寬。 ⑥EEDN（）：等精度測(cè)頻計(jì)數(shù)結(jié)束狀態(tài)信號(hào)，EEND=0時(shí)計(jì)數(shù)結(jié)束。 測(cè)頻模塊邏輯圖 各模塊功能和工作步驟如下： 測(cè)頻/測(cè)周期的實(shí)現(xiàn)被測(cè)信號(hào)脈沖從CONTRL模塊的FIN端輸入，標(biāo)準(zhǔn)頻率信號(hào)從CONTRL 的FSD端輸入，CONTRL的CLR是此模塊電路的工作初始化信號(hào)輸入端。 ②由預(yù)置門控信號(hào)將CONTRL的START端置高電平，預(yù)置門開(kāi)始定時(shí)，此時(shí)由被測(cè)信號(hào)的上沿打開(kāi)計(jì)數(shù)器CNT1進(jìn)行計(jì)數(shù)，同時(shí)使標(biāo)準(zhǔn)頻率信號(hào)進(jìn)入計(jì)數(shù)器CNT2。 ④計(jì)數(shù)結(jié)束后，CONTRL的EEND端將輸出低電平來(lái)指示測(cè)量計(jì)數(shù)結(jié)束，單片機(jī)得到此信號(hào)后，即可利用ADRC（），ADRB（），ADRA（）分別讀回CNT1 和CNT2的計(jì)數(shù)值，并根據(jù)精度測(cè)量公式進(jìn)行運(yùn)算，計(jì)算出被測(cè)信號(hào)的頻率或周期值。 測(cè)頻與測(cè)周期控制部分電路計(jì)數(shù)部件設(shè)計(jì) 圖中的計(jì)數(shù)器CNT1/CNT2是32位二進(jìn)制計(jì)數(shù)器，通過(guò)DSEL模塊的控制，單片機(jī)可分4次將其32位數(shù)據(jù)全部讀數(shù)。該信號(hào)的上沿和下沿信號(hào)對(duì)應(yīng)于未經(jīng)處理時(shí)的被測(cè)信號(hào)50%,CLR為初始化信號(hào). 脈沖寬度測(cè)量原理圖① 測(cè)量脈沖寬度的工作步驟如下:② 向CONTRL的CLR端送一個(gè)脈沖以便進(jìn)行電路的工作狀態(tài)初始化.③ 將GATE的CNL端置高電平,表示開(kāi)始脈沖寬度測(cè)量,這時(shí)CNT2的輸入信號(hào)為FSD.④ 在被測(cè)脈沖的上沿到來(lái)時(shí),CONTRL2的PUL端輸出高電平,標(biāo)準(zhǔn)頻率信號(hào)進(jìn)入計(jì)數(shù)器CNT2.⑤ 在被測(cè)脈沖的下沿到來(lái)時(shí),CONTRL2的PUL端輸出低電平,計(jì)數(shù)器CNT2被關(guān)斷.⑥ 由單片機(jī)讀出計(jì)數(shù)器CNT2的結(jié)果,并通過(guò)上述測(cè)量原理公式計(jì)算出脈沖寬度.CONTRL2子模塊的主要特點(diǎn)是:電路的設(shè)計(jì)保證了只有CONTRL2被初始化后才能工作,然后在檢測(cè)到下沿時(shí),PUL輸出為低電平:ENDD輸出高電平以便通知單片機(jī)測(cè)量計(jì)數(shù)已經(jīng)結(jié)束:如果先檢測(cè)到下沿,PUL并無(wú)變化。 顯示電路圖這種顯示方式不僅占用單片機(jī)端口少，而且充分利用了單片機(jī)的資源，容易掌握其編碼規(guī)律，簡(jiǎn)化了軟件編程，在實(shí)驗(yàn)過(guò)程中，也體現(xiàn)出較高的可靠性。并且還具有以下的特點(diǎn)：①典型的35MHZ移位頻率；②異步主控復(fù)位；③門控串行輸入；④同步數(shù)據(jù)傳輸；⑤采用鉗位二極管限制高速的終端；⑥靜電放電值大于3500V。在這種狀態(tài)下，數(shù)碼管的編碼如下表所示。它的主要特性是：片內(nèi)含有 32 KB的 Flash程序存儲(chǔ)器，擦寫周期為 1000次。 AT89C51RC引腳圖１?。桑峡诰€ P0口——8位、漏極開(kāi)路的雙向 1／O口。在編程時(shí)，P0口可用于接收指令代碼宇節(jié)；在程序校驗(yàn)時(shí)，P0口可輸出指令字節(jié)（這時(shí)需要加外部上拉電阻）。當(dāng)作為普通輸入時(shí)，應(yīng)將 輸出鎖存器置1． PO口可驅(qū)動(dòng)8個(gè) TTL負(fù)載． P1口——8位、準(zhǔn)雙向I／O口，具有內(nèi)部上拉電阻。在編程和校驗(yàn)時(shí)，可用做輸入低8位地址。 引 腳替代功能說(shuō) 明T2定時(shí)器2的外部事件輸入端；可編脈沖輸出端T2EX定時(shí)器 2的捕捉／重裝觸發(fā)器輸入端定時(shí)器2的計(jì)數(shù)方向控制端P2口——8位、準(zhǔn)雙向 1／O口．具有內(nèi)部上位電阻． 當(dāng)使用片外存儲(chǔ)器或外擴(kuò)1／O口時(shí)．P2口輸出高8位地址。 P2口也可作普通I／O口使用。 P3口——8位、準(zhǔn)雙向 1／O口，具有內(nèi)部上拉電阻。用做輸入時(shí)，應(yīng)先將輸出鎖存器置 1．在編程／校驗(yàn)時(shí)．P3口接收某些控制信號(hào)。P3口還提供各種替代功能。在振蕩器穩(wěn)定工作時(shí)，在RST腳施加兩個(gè)機(jī)器周期（即24個(gè)晶振周期）以上的高電平，將器件復(fù)位。 當(dāng)信號(hào)接地時(shí)，對(duì)ROM的讀操作限定在外部程序存儲(chǔ)器，地址為0000H～FFFFH；當(dāng)接地時(shí)，對(duì)ROM的讀操作從內(nèi)部程序存儲(chǔ)器開(kāi)始，并可延續(xù)至外部程序存儲(chǔ)器。在編程校驗(yàn)時(shí)，該引腳可接VCC。 在片外程序存儲(chǔ)器取指期間，當(dāng)有效時(shí)，程序存儲(chǔ)器的內(nèi)容被送至 PO口（數(shù)據(jù)總線）；在訪問(wèn)外部RAM時(shí)，無(wú)效。 在系統(tǒng)擴(kuò)展時(shí)，AlE的下降沿將PO口輸出的低8位地址鎖存在外接的地址鎖存器中，以實(shí)現(xiàn)低字節(jié)地址和數(shù)據(jù)的分時(shí)傳送。但要注意，每次訪問(wèn)外RAM時(shí)要丟失一個(gè)ALE脈沖。3．電原線
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1