基于fpga和單片機(jī)的多功能等精度頻率計(jì)設(shè)計(jì)(編輯修改稿)
2025-07-23 15:14 本頁面
【文章內(nèi)容簡介】 的輸入端START為低電平時(shí)，若FIN端輸入一個(gè)脈沖上沿，則FINCLK1與FSDCLK2的信號通道被切斷。 測頻與測周期控制部分電路計(jì)數(shù)部件設(shè)計(jì) 圖中的計(jì)數(shù)器CNT1/CNT2是32位二進(jìn)制計(jì)數(shù)器，通過DSEL模塊的控制，單片機(jī)可分4次將其32位數(shù)據(jù)全部讀數(shù)。 脈沖寬度測量和占空比測量模塊設(shè)計(jì) 根據(jù)上述脈寬測量原理，設(shè)計(jì)如圖（CONTRL）所示的電路原理示意圖。該信號的上沿和下沿信號對應(yīng)于未經(jīng)處理時(shí)的被測信號50%,CLR為初始化信號. 脈沖寬度測量原理圖① 測量脈沖寬度的工作步驟如下:② 向CONTRL的CLR端送一個(gè)脈沖以便進(jìn)行電路的工作狀態(tài)初始化.③ 將GATE的CNL端置高電平,表示開始脈沖寬度測量,這時(shí)CNT2的輸入信號為FSD.④ 在被測脈沖的上沿到來時(shí),CONTRL2的PUL端輸出高電平,標(biāo)準(zhǔn)頻率信號進(jìn)入計(jì)數(shù)器CNT2.⑤ 在被測脈沖的下沿到來時(shí),CONTRL2的PUL端輸出低電平,計(jì)數(shù)器CNT2被關(guān)斷.⑥ 由單片機(jī)讀出計(jì)數(shù)器CNT2的結(jié)果,并通過上述測量原理公式計(jì)算出脈沖寬度.CONTRL2子模塊的主要特點(diǎn)是:電路的設(shè)計(jì)保證了只有CONTRL2被初始化后才能工作,然后在檢測到下沿時(shí),PUL輸出為低電平:ENDD輸出高電平以便通知單片機(jī)測量計(jì)數(shù)已經(jīng)結(jié)束:如果先檢測到下沿,PUL并無變化。在檢測到上沿并緊接一個(gè)下沿后,然后將輸入信號反相,再測量脈沖寬度,沒得CNT2計(jì)數(shù)值N2則可以計(jì)算出:占空比=N1/（N1+N2）*100% 電路顯示模塊系統(tǒng)硬件電路中，單片機(jī)MCU與FPGA進(jìn)行數(shù)據(jù)交換占用了P0口、P1口和P3口，因此數(shù)據(jù)顯示電路的設(shè)計(jì)采用靜態(tài)顯示的方式，顯示電路由8個(gè)共陽極七段數(shù)碼管和8片1位串入8位并出的74LS164芯片組成。 顯示電路圖這種顯示方式不僅占用單片機(jī)端口少，而且充分利用了單片機(jī)的資源，容易掌握其編碼規(guī)律，簡化了軟件編程，在實(shí)驗(yàn)過程中，也體現(xiàn)出較高的可靠性。74LS164是一種8位高速串入/并出的移位寄存器,隨著時(shí)鐘信號的高低變化，串行數(shù)據(jù)通過一個(gè)2輸入與門同步的送入，使用獨(dú)立于時(shí)鐘的主控復(fù)位端讓寄存器的輸出端變?yōu)榈碗娖?，并且采用肖特基鉗位電路以達(dá)到高速運(yùn)行的目的。并且還具有以下的特點(diǎn)：①典型的35MHZ移位頻率；②異步主控復(fù)位；③門控串行輸入；④同步數(shù)據(jù)傳輸；⑤采用鉗位二極管限制高速的終端；⑥靜電放電值大于3500V。 在本系統(tǒng)中，74LS164的連接方式為：74LS164的輸出Q0～Q7分別接LED數(shù)碼管的dp、g、f、e、d、c、b、a，并且Q7連接下一個(gè)74LS164的A，B端，時(shí)鐘CLK連接單片機(jī)的TXD端，第一片芯片的AB端連接單片機(jī)的RXD端，74LS164芯片的主控復(fù)位端接高電平VCC。在這種狀態(tài)下，數(shù)碼管的編碼如下表所示。 數(shù)碼管的編碼表顯示數(shù)碼段 碼顯示數(shù)碼段 碼00c0h880h10f9h990h20a4hA88h30b0hB83h499hC0c6h592hD0a1h682hE86h70f8hF8eh5 單片機(jī)控制與運(yùn)算程序的設(shè)計(jì) AT89C51RC單片機(jī)簡介AT89C5lRC是在AT89C52基礎(chǔ)上開發(fā)的新型高檔單片機(jī)。它的主要特性是：片內(nèi)含有 32 KB的 Flash程序存儲器，擦寫周期為 1000次。片內(nèi)數(shù)據(jù)存儲器內(nèi)含512字節(jié)的RAM；具有可編程32線I/O口（P0，P1，P2和P3口）；具有3個(gè)可編程定時(shí)器T0，T1和T2；中斷系統(tǒng)是具有8個(gè)中斷源、6個(gè)中斷矢量、2級中斷優(yōu)先權(quán)的中斷結(jié)構(gòu)；具有一個(gè)全雙工 UART串行口；低功耗工作方式為空閑模式和掉電模式；具有雙數(shù)據(jù)指針DPTR0和DPTR1；具有3級程序鎖定位；具有硬件看門狗定時(shí)器WDT；～（～）；AT89C51RC最高工作頻率為33MHZ（AT89LV51RC為12MHZ）；具有斷電標(biāo)志POF．與AT89C52相比，AT89C5lRC具有如下特點(diǎn)：程序存儲器由 8 KB增加到32 KB；片內(nèi)數(shù)據(jù)存儲器由256字節(jié)增加到512字節(jié)；數(shù)據(jù)指針由1個(gè)增加到2個(gè)；增加了看門狗定時(shí)器，CPU在執(zhí)行程序過程中，由于瞬時(shí)的干擾使程序陷入死循環(huán)環(huán)狀態(tài)，WDT（Watchdog Timer）是使CPU擺脫這種困境而自動(dòng)恢復(fù)的一種方法；退出掉電方式由單純硬件復(fù)位方式增加到硬件復(fù)位和中斷兩種方式；新增加了斷電標(biāo)志POF．89C51RC的內(nèi)部框圖 89C51RC的內(nèi)部框圖 引腳排列及功能 AT89C51RC有3種封裝形式：PDIP．PLCC和TQFP．PDIP封裝的引腳排列如圖所示。 AT89C51RC引腳圖１?。桑峡诰€ P0口——8位、漏極開路的雙向 1／O口。 當(dāng)使用片外存儲器及外擴(kuò) I／O口時(shí)，P0口作為低字節(jié)地址／數(shù)據(jù)復(fù)用線。在編程時(shí)，P0口可用于接收指令代碼宇節(jié)；在程序校驗(yàn)時(shí)，P0口可輸出指令字節(jié)（這時(shí)需要加外部上拉電阻）。 P0口也可作通用I/O口使用．但需加上拉電阻．變?yōu)闇?zhǔn)雙向口。當(dāng)作為普通輸入時(shí)，應(yīng)將 輸出鎖存器置1． PO口可驅(qū)動(dòng)8個(gè) TTL負(fù)載． P1口——8位、準(zhǔn)雙向I／O口，具有內(nèi)部上拉電阻。P1口是為用戶準(zhǔn)備的 1／O雙向口。在編程和校驗(yàn)時(shí)，可用做輸入低8位地址。用做輸入時(shí)，應(yīng)先將輸出鎖存器置1． P1口可驅(qū)動(dòng)4個(gè)TTL負(fù)載。 引 腳替代功能說 明T2定時(shí)器2的外部事件輸入端；可編脈沖輸出端T2EX定時(shí)器 2的捕捉／重裝觸發(fā)器輸入端定時(shí)器2的計(jì)數(shù)方向控制端P2口——8位、準(zhǔn)雙向 1／O口．具有內(nèi)部上位電阻． 當(dāng)使用片外存儲器或外擴(kuò)1／O口時(shí)．P2口輸出高8位地址。在編程／校驗(yàn)時(shí)．P2口可接收高字節(jié)地址和某些控制信號。 P2口也可作普通I／O口使用。用做輸入時(shí)，應(yīng)先將輸出鎖存器置1． P2口可驅(qū)動(dòng)4個(gè)TTL負(fù)載。 P3口——8位、準(zhǔn)雙向 1／O口，具有內(nèi)部上拉電阻。 P3口可作為普通1／O口。用做輸入時(shí)，應(yīng)先將輸出鎖存器置 1．在編程／校驗(yàn)時(shí)．P3口接收某些控制信號。它可驅(qū)動(dòng)4個(gè)TTL負(fù)載。P3口還提供各種替代功能。P3口替代功能RXD（串行輸入口）TXD（串行輸出口）（外部中斷0）（外
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號-1