【正文】 速度及多輸入通道方面，F(xiàn)PGA芯片有著很大的優(yōu)勢，基于FPGA的邏輯分析儀設(shè)計方法，有著廣泛的應(yīng)用前景，這也是目前邏輯分析儀的一個主要發(fā)展方向?；谝陨峡紤]，以臺式邏輯分析儀設(shè)計思路為方向，結(jié)合虛擬邏輯分析儀的設(shè)計方法，設(shè)計一種能直接顯示采樣到的數(shù)據(jù)，功能實用，操作方便，滿足普通用戶實驗教學(xué)或開發(fā)需求的，易于實現(xiàn)，成本較低的邏輯分析儀，是一個需要解決的問題。結(jié)合以上情況，設(shè)計一款基于FPGA，用VGA作為顯示載體的邏輯分析儀，就是一個比較理想的設(shè)計方案。本文設(shè)計了一種采用電阻分壓的方式進(jìn)行色彩信號的DA轉(zhuǎn)換，整體分為信號緩沖、電阻分壓、端口保護(hù)等部分。本文還詳細(xì)討論了用 VHDL 設(shè)計VGA掃描時序的方法，使圖像能夠在屏幕上任意位置顯示，并使之在PS/2接口的鍵盤的按鍵控制下移動。介紹了VGA的背景及發(fā)展與應(yīng)用，簡述了基于VGA顯示的邏輯分析儀的優(yōu)勢，介紹了本設(shè)計的研究內(nèi)容和論文結(jié)構(gòu)。針對一體思想，結(jié)合本設(shè)計的設(shè)計思路，提出了基于VGA顯示的邏輯分析儀的軟硬件設(shè)計思路，并就一些與設(shè)計相關(guān)的技術(shù)，進(jìn)行了深入的介紹。講述了系統(tǒng)的硬件框架，單元電路設(shè)計與實現(xiàn)方案。（4）第4章：系統(tǒng)軟件設(shè)計。這些模塊包括采樣觸發(fā)控制模塊、采樣頻率控制模塊、雙口RAM存儲模塊、鍵盤顯示控制模塊、波形顯示控制模塊和VGA顯示驅(qū)動模塊。介紹了裝置的人機交互界面，控制方法和工作方式?？偨Y(jié)了設(shè)計過程的心得與體會，提出了一些設(shè)計擴(kuò)展想法和思路。主要包括數(shù)據(jù)采樣存儲、數(shù)據(jù)顯示處理和接口三大單元。數(shù)據(jù)處理采集部分，則由FPGA來完成。FPGA 是整個系統(tǒng)的核心，通過對其編程可輸出紅、綠、藍(lán)三基色信號和HS、VS行場掃描同步信號。 硬件設(shè)計的方案基于一體化思想，將系統(tǒng)硬件分成FPGA、DA轉(zhuǎn)換、VGA接口、VGA顯示器、以及一些外圍電路。而FPGA內(nèi)置配置芯片為 EPCS16 ，16 Mb的存儲單元足以滿足我們所需要的1Mb，所以FPGA不需要外接RAM來存儲這些數(shù)據(jù)。除此之外，一些外圍電路對FPGA的控制是必要的。 軟件設(shè)計的方案整個系統(tǒng)的核心是FPGA。邏輯處理部分鍵盤顯示控制存儲模塊波形顯示VGA顯示驅(qū)動信號輸入 基于VGA顯示的邏輯分析儀的組成結(jié)構(gòu)框圖Fig. VGA display based on the logic analyzer block diagram按功能也可以劃分為三個部分，信號采樣部分、波形顯示部分和鍵盤控制部分。 采用的主要技術(shù)本設(shè)計采用了Altera公司的EDA軟件Quartus II，并以Cylone系列FPGA器件為系統(tǒng)硬件平臺。 FPGAFPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。本設(shè)計所用的FPGA為Altera公司Cyclone II系列的EP2C35F672，包含 33216個邏輯單元 (LEs) ，483840bits 的片上 RAM，還有 475 個用戶可用 I/O口，封裝為 672Pin FBGA。FPGA的資源十分豐富，可以拓展進(jìn)行一系列的基于FPGA的系統(tǒng)設(shè)計。EP2C35F672 的輸入的時鐘頻率范圍為10MHz360MHz， 。VHDL主要用于描述數(shù)字系統(tǒng)的結(jié)構(gòu)，行為，功能和接口。VHDL的程序結(jié)構(gòu)特點是將一項工程設(shè)計，或稱設(shè)計實體（可以是一個元件，一個電路模塊或一個系統(tǒng)）分成外部（或稱可是部分,及端口)和內(nèi)部（或稱不可視部分），既涉及實體的內(nèi)部功能和算法完成部分。這種將設(shè)計實體分成內(nèi)外部分的概念是VHDL系統(tǒng)設(shè)計的基本點。 (2) 獨立實現(xiàn)，修改方便，系統(tǒng)硬件描述能力強。 (4) VHDL語言標(biāo)準(zhǔn)、規(guī)范、移植性強。 Quartus II Quartus II軟件，根據(jù)設(shè)計者需要，提供了一個完整的多平臺設(shè)計環(huán)境，它包含整個FPGA和CPLD設(shè)計階段的解決方案，同時該軟件提供了編程系統(tǒng)設(shè)計的一個綜合開發(fā)環(huán)境，是進(jìn)行SOPC設(shè)計的基礎(chǔ)Quartus II設(shè)計環(huán)境包括：系統(tǒng)級設(shè)計，嵌入式軟件開發(fā)，可編程邏輯器件PLD綜合，布局和布線，驗證和仿真。Quartus II軟件設(shè)計文件的輸入方法有原理圖式的圖形輸入、文本內(nèi)存編輯以及由第三方EDA工具產(chǎn)生的EDIF網(wǎng)表輸入、VQM格式輸入等文本輸入方式，支持AHDL、VHDL、Verilog HDL等語言。3 系統(tǒng)硬件電路設(shè)計系統(tǒng)配置電路EP2C35F672IN[9..0]IN[9..0]輸入控制電路時鐘電源及復(fù)位電路RGBVSHSFPGA基準(zhǔn)源180。狀態(tài)顯示電路根據(jù)一體化的設(shè)計思想，在設(shè)計硬件電路時，將系統(tǒng)的硬件電路進(jìn)一步細(xì)分為五部分，分別為：信號輸入電路、VGA接口電路、FPGA核心及配置電路、輸入控制電路和狀態(tài)顯示電路。 系統(tǒng)硬件結(jié)構(gòu)Fig. System hardware architecture FPGA最小系統(tǒng)FPGA最小系統(tǒng)是能夠獨立工作的最基本電路。其最小系統(tǒng)包括配置電路、時鐘及復(fù)位電路和電源部分。調(diào)試模式，通過JTAG口，將配置代碼直接下載到FPGA中；自運行模式，則需要將代碼寫入代碼配置芯片，在系統(tǒng)上電的時候，將存儲在配置芯片中的代碼寫入FPGA中，由FPGA運行代碼。自運行模式采用的串行配置芯片為EPCS16。 配置電路原理圖Fig. Configuring the circuit diagram 時鐘及復(fù)位電路復(fù)位有兩種形式。另外一種是配置復(fù)位。因此在設(shè)計中，選擇外部輸入時鐘頻率為50MHz，采用有源晶振。設(shè)計中若需要更高頻率，則經(jīng)過內(nèi)部的PLL輸出。 系統(tǒng)復(fù)位及時鐘電路 System Reset and clock circuit 系統(tǒng)電源FPGA工作于高速狀態(tài)，對電源的要求比較高。為了提高系統(tǒng)的穩(wěn)定性，還需要對轉(zhuǎn)換的電壓進(jìn)行濾波。 電源， LDO 。 系統(tǒng)電源電路 System power supply circuit VGA接口電路 VGA接口概述常見的VGA接口的彩色顯示器，一般由CRT（陰極射線管）構(gòu)成，色彩由R、G、B（紅：Red，綠：Green，藍(lán)：Blue）三基色組成。對于普通的VGA 接口，共有5個信號：R、G、B 三基色信號；HS：行同步信號；VS：場同步信號。 VGA工業(yè)標(biāo)準(zhǔn)頻率Tab. VGA industry standard frequency時鐘頻率(Clock Frequency)(像素輸出頻率)行頻(Line Frequency)31496Hz場頻(Field Ferquency)(每秒圖像刷新頻率)VGA 顯示接口總共有15條線。本文設(shè)計了一種采用電阻分壓的方式進(jìn)行色彩信號的DA轉(zhuǎn)換。 VGA接口電路圖 VGA interface circuit diagram信號緩沖采用74ALS573，；RGB信號，運用了三個電阻，阻值分別為512Ω、1KΩ、2KΩ和一個接地的75Ω電阻進(jìn)行分壓，將RGB顏色編碼信號轉(zhuǎn)換為0～。B信號對應(yīng)兩個電阻，B1對應(yīng)512Ω，B0對應(yīng)1KΩ的電阻。（2）信號與輸出電壓的關(guān)系在電路中，權(quán)值電阻為512Ω、1KΩ、2KΩ，分壓電阻為一個接地的75Ω電阻，通過如圖25所示的結(jié)構(gòu)進(jìn)行分壓后，8位二進(jìn)制RGB顏色編碼，對應(yīng)的輸出模擬電壓值。此時，就必須建立控制信號的輸入通道。采用該結(jié)構(gòu)，就形成了一個簡單實用的控制信號輸入通道。不過，如果采用VGA顯示狀態(tài)信息，編程復(fù)雜，對功能擴(kuò)展是一個障礙，對FPGA的要求，相應(yīng)的提高許多，成本的優(yōu)勢難以體現(xiàn)。系統(tǒng)該部分電路如圖44所示。其中與FPGA接口為DIG[7..0]和SEG[7..0]。其中虛線以內(nèi)的模塊屬于邏輯分析，本文處理虛線以外的其他模塊。鍵盤顯示控制模塊主要是控制更改觸發(fā)條件、采樣頻率及數(shù)碼顯示等操作。采樣頻率控制模塊div_freq鍵盤顯示控制模塊key_board采樣觸發(fā)控制模塊sample雙口RAM存儲模塊dpram波形顯示控制模塊Disp_controllerVGA顯示驅(qū)動模塊vgaClock100 MHzdata_invga_clkwr_datawr_addrwrenrd_datard_addrdisp_datadisp_datohsyncvsyncvcounthcountwr_clkmarketoffset信號輸入actmode_selchannel_setfreq_selclkenKEYLED25MHzFPGA至VGA接口電路 基于VGA顯示的邏輯分析儀的模塊組成的框圖