【正文】 ic mainly done the following work: first of all, this paper introduces the role of a spectrum analyzer, topic background, present situation and development trend。s fixedpoint digital signal processor (DSP) TMS320VC5402 as CPU development system, including the reset circuit, clock circuit, memory expansion, a power supply module, AD sampling, DA units, such as JTAG design。頻譜分析儀對于信號分析來說是必不可少的，它可以利用頻率對信號進行分析。利用頻譜分析儀不但能夠快速準確地顯示信號頻譜、提供強大的測量動態(tài)范圍，而且能夠利用其所具有的各種測試功能對信號頻率、電平、信號頻譜純度及抗干擾特性進行分析 ]1[ 。 頻譜分析儀是對無線電信號進行測量的必備手段，是從事電子產(chǎn)研發(fā)、生產(chǎn)、檢驗的常用工具，因此，應用十分廣泛，被稱為工程師的射頻萬用表 ]3[ 。頻譜分析儀是頻率覆蓋最寬的測量儀器之一，無論測量連續(xù)信號或調(diào)制信號，頻譜分析儀都是很理想的測量工具。 現(xiàn)代頻譜分析儀 基于快速傅里葉變換（ FFT）的現(xiàn)代頻譜分析儀，通過傅里葉運算將被測信號分解成分立的頻率分量，達到與傳統(tǒng)頻譜分析儀同樣的效果。 在這種頻譜分析儀中，為獲得良好的儀器線性度和高分辨率，對信號進行數(shù)據(jù)采集時， ADC 的取樣率最少等于輸入信號最高頻率的兩倍，亦即頻率上限是100MHz 的實時頻譜分析儀需要 ADC 有 200MS/S 的取樣率。為了擴展頻率上限，可在 ADC 前端增加下變頻器；本振采用 數(shù)字調(diào)諧振蕩器，這種混合式的頻譜分析儀可擴展到幾 GHz 以下的頻段使用。由此可知，最高輸入頻率取決于取樣率；分辨率取決于取樣點數(shù)。例如， 10MHz 輸入頻率的 1024 點的運算時間 80 s? ，而 10KHz的 1024 點的運算時間變?yōu)?64ms ,1KHz的 1024 點的運算時間增加至 640ms .但運算時間超過 200 ms 時，屏幕的反應變慢，不適于眼睛的觀察，補救辦法是減少取樣點數(shù)，使運算時 間降低至 200ms 以下。由此看出，離散傅里葉變換實質(zhì)上是其頻譜的離散頻域采樣，對頻率具有選擇性（ Nkk /2?? ? ），在這些點上反映了信號的頻譜。所以只要時間序列足夠長，采樣足夠密，頻域采樣也就可較好地反映信號的頻譜趨勢，所以 FFT 可以用以進行連續(xù)信號的頻譜分析。 如果采樣點為 N ，直接 DFT 運算需要 2N 次乘法操作，需要大量的運算時間。因此，F(xiàn)FT 成為頻 譜分析的核心算法 ]64[? 。 在實際工作中，一般處理的信號可以分為規(guī)則信號（確定性信號）和隨機信號（非確定性信號）兩類。 由于隨機信號的不確定性，所以它的電壓頻譜也是不確定的，但是對于常見的具有各態(tài)歷經(jīng)的平穩(wěn)隨機信號，可以得到確定的相關函數(shù)，相關函數(shù)序列的量綱是功率單位，相關函數(shù)的傅立葉變換或 z變換就表示這類隨機信號的功率譜密 東北電力大學本科畢業(yè)設計論文 3 度函數(shù)，簡稱功率譜。 功率譜估計（ PSD） ]9[ 是利用給定的一組樣本數(shù)據(jù)估計一個平穩(wěn)隨機信號的功率譜密度，它能給出被分析對象的能量隨頻率分布的情況。功率譜估計是數(shù)字信號處理的重要研究內(nèi)容之一。經(jīng)典的功率譜估計有 2種：一種是直接法；另一種是間接法。間接法的主要方法有最大熵譜分析法（ AR模型法）、 Pisarenko諧波分解法、 Prony提取極點法、 Prony譜線分解法以及 Capon最大似然法。 60 年代末期，可以為頻譜儀提供頻率和幅度的校準，前端預選的頻譜儀問世，它標志著頻譜儀從此進入了定量 測試的時代。頻率范圍擴展到 100Hz~20GHz，分辨力帶寬達到 10Hz。 頻譜分析儀的發(fā)展有兩個趨勢：在高頻、超高頻和微波頻段是全景顯示或倍頻程掃描，在低頻和超低頻則是實時分析。但無論是高頻還是低頻頻譜儀都是向著寬的頻率范圍、高靈敏度及平坦的響應、寬的分析譜寬，并具有平坦的幅度響應、窄的分辨帶寬和低的波形因數(shù)、寬的動態(tài)范圍與測量范圍以及良好的頻譜顯示純度發(fā)展，想著固體話、高穩(wěn)定性和可靠性、操作簡單、使用方便、價格低廉以及高的抗干擾性能、多功能綜合測試和自動測試，向著定量分析發(fā)展 ]11[ 。現(xiàn)代頻譜儀的頻率范圍通?？蓮牡皖l段至射頻段，甚至微波段。 （ 2） 分辨力帶寬 指分辨頻譜中兩個相鄰分量之間的最小譜 線間隔，單位是 Hz。 （ 3） 靈敏度 指在給定分辨力帶寬、顯示方式和其他影響因素下，頻譜儀顯示最小信號電平的能力，以 dBm、 dBu、 dBv、 V等單位表示。 （ 4） 動態(tài)范圍 指能以規(guī)定的準確度測量同時出現(xiàn)在輸入端的兩個信號之間的最大差值。 （ 5） 頻率掃描寬度（ Span） 另有分析譜寬、掃寬、頻率量程、 頻譜跨度等不同叫法。 （ 6） 掃描時間（ Sweep Time） 即進行一次全頻率范圍的掃描、并完成測量所需的時間，也叫分析時間。 主要研究方法（手段） 本課題旨在研究基于 DSP 的譜分析儀設計，并要求成品具有某些優(yōu)勢。在了解課題以后，接下來本人通過各種途徑收集關于課題的資料。 本課題主要設計方案是從硬件設計和軟件編程兩個方面來完成設計目的，選用 TI 公司 TMS320VC5402 定點數(shù)字信號處理芯片 ]13[ 作為 CPU。軟件方面主要工作是： FFT 算法編程、 A/D 和 D/A 編程、仿真器在線 FLASH 編程和CPLD 編程。 東北電力大學本科畢業(yè)設計論文 5 設計方案介紹 本課題是采用中斷查詢的方式來控制時序，主要有 AD、 DA、 CPU、 CPLD、JTAG、 FLASH、 RAM 等組成，數(shù)據(jù)的處理是在 CPU里進行，由于 CPU是采用FFT 數(shù)字信號處理技術，數(shù)據(jù)量比較大，需要 存儲器來存儲，而整個過程的時序控制由 CPLD 來控制。 存儲器AD D S P DA 模擬輸出模擬輸入 電壓變換C P L D J T A G 圖 11 原理圖 本文安排如下 本文主要由六個章節(jié)組成，第一章是緒論，主要介紹了本課題的研究背景及研究意義，同時也介紹了頻譜分析儀目前在國內(nèi)外的研究現(xiàn)狀和發(fā)展趨勢，以及簡要說明了本論文的主要研究內(nèi)容和方法；第二章到第四章是本文的核心，第二章著重介紹了數(shù)字信號處理器 TMS320VC5402 芯片的詳細情況，即它的結構、特性、引腳及其各組成部分；第三章主要介紹了 FFT（快速傅里葉變換）的原理及其在 TMS320VC5402 DSP 上的實現(xiàn)，最后通過仿真軟件 來得到仿真結果；第四章主要針對本論文的硬件部分進行了介紹，比如電源部分、復位電路、時鐘電路、 JTAG 等，以及所使用到的器件 AD、 DA、 CPLD、 FLASH、 SDRAM等的特性、原理和連接情況進行了必要介紹；第五章則簡要介紹了 DSP 的運行環(huán)境 CCS 集成開發(fā)環(huán)境，使得對 DSP 的仿真運行有了進一步的了解。 東北電力大學本科畢業(yè)設計論文 6 第 2 章 TMS320VC5402 芯片介紹 DSP 具有體積小、成本 低、易于產(chǎn)品化、可靠性高、易擴展及方便地實現(xiàn)多機分布式并行處理等性能，所以在很多領域得到了廣泛的應用，但實際上沒有一個處理器能完全滿足所有的或絕大多數(shù)應用需要，因此，在選擇處理器時需要根據(jù)性能、成本、集成度、開發(fā)的難易程度以及功耗等因素進行綜合考慮 ]14[ 。 TMS320C54x 是 TI公司于 1996 年推出的第一代定點數(shù)字信號處理器。 E X P e nc ode rM U XT t e gs t e rS ign C t r S ign C t rM ul t e ghe r ( 17* 17)F r a c t iona l M U XA c c ge r ( 40)Z E R O S A T R O U N DA ( 40) B ( 40)M U XS ign C t r S ign C t rA L U ( 40)S ign C t rM U XC O M PT R NTCM S W / L S Ws e le c tB a r r e ls hi r f t e r 圖 21 TMS320VC5402 DSP 內(nèi)部結構圖 TMS320VC5402 的主要特性 其主要特點 ]16[ 有： ? 操作速率達 100MIPS； ? 具有先進的多總線結構，包括 3 組 16bit 數(shù)據(jù)總線、 1 組程序總線和 4 條地址總線； ? 40bit 算術邏輯單元（ ALU），包括一個 40bit 的桶形移位器以及兩個獨立的 40bit 累加器； ? 17? 17bit 并行乘法器，與 40bit 的專用加法器相連，應用于非流水線式單周期 MAC； 東北電力大學本科畢業(yè)設計論文 7 ? 比較、選擇和存儲單元（ CSSU）用于 Viterbi 運算器的加法 /比較 /選擇； ? 指數(shù)編碼器在一個周期里計算一個 40bit 累加器值的哇指數(shù)值； ? 雙地址發(fā)生器，其中包括 8 個輔助寄存器和兩個輔助寄存器算術單元（ ARAUS）； ? 數(shù)據(jù) /程序?qū)ぶ房臻g 1M 16bit，內(nèi)存 4K 16bit ROM 和 16K 16bit 雙存取RAM； ? 內(nèi)置可編程等待狀態(tài)發(fā)生器、鎖相環(huán)（ PLL）時鐘發(fā)生器、 2 個多通道緩沖串行口、 1 個 8bit 并行與外部處理器通信的 HPI 口、 2 個 16bit 定時器以及 6通道 DMA 控 制器； ? 低功耗，工作電源 ； ? 數(shù)據(jù)總線具有總線保持特性； ? 支持單指令循環(huán)和快指令循環(huán)； ? 支持存儲塊傳送指令； ? 支持 32bit 長操作數(shù)指令； ? 支持同時讀取 2 個或 3 個操作數(shù)讀指令； ? 支持并行存儲和并行裝入的算術指令； ? 支持條件存儲指令及中斷快速返回指令； ? 軟件可編程等待狀態(tài)發(fā)生器和可編程的存儲單元轉換； ? 單周期定點指令執(zhí)行時間 10ns~25ns。 采用各自分開的數(shù)據(jù)總線分別用于讀數(shù)據(jù)和寫數(shù)據(jù)，允許 CPU 在同一個機器周期內(nèi)進 行兩次讀操作和一次寫操作。 片內(nèi)有 4 條程序 /數(shù)據(jù)總線、 4 條地址總線，其功能如下： ? 1 條程序總線（ PB） 程序總線（ PB）傳送由程序存儲器取出的指令操作代碼和立即操作數(shù)。其中，CB 和 DB 總線用來傳送從數(shù)據(jù)存儲器讀出的數(shù)據(jù)； EB 總線用來傳送寫入到存儲器中的數(shù)據(jù)。 TMS320C54x 的存儲器分配 ? 存儲器空間 TMS320C54x 的總存儲空間為 192K 字，由 3 個獨立的可選擇空間組成： 64K字程序空間、 64K 字數(shù)據(jù)空間、 64K 字 I/O 空間。數(shù)據(jù)存儲器空間存放執(zhí)行指令所要用的數(shù)據(jù)。 TMS320VC5402 存儲器分配圖和擴展程序存儲器分配圖分別如圖 22， 23 所示。 當處理器復位時，復位和中斷向量都映射到程序存儲器空間的 FF80H。這就很容 易將中斷向量表從引導 ROM 中移出來，然后再根據(jù)存儲器圖安排。復位時，DROM 位被清 0。 ? I/O 存儲器 除程序存儲器空間和數(shù)據(jù)存儲器空間外， C54x 系列器件還提供了 I/O 存儲器空間，利用 I/O 空間可以擴展外部存儲器。 I/O 存儲器空間可與存儲器映射外圍設備相接口，也可以作為附加的數(shù)據(jù)存儲空間使用。訪問 I/O 是對 I/O 映射的外部器件進行訪問，而不是訪問存儲器。 TMS320C54x 的并行結構設計特點，使其能在一條指令周期內(nèi)，高速地完成多項算術運算。 ? 算術邏輯運算單元（ ALU） 算術邏輯單元（ ALU）可以實現(xiàn)加 /減法運算、邏輯運算等大部分算術和邏輯功能，且大多數(shù)算術邏輯運算指令都是單周期指令。 40 位 ALU功能框圖如圖 24 所示。 ?桶形移位寄存器 TMS320C54x CPU 內(nèi)部有一個 40 位的桶形移位器，主要用于累加器 或數(shù)據(jù)區(qū)操作數(shù)的定標。40 位桶形移位器的功能框圖如圖 25 所示。桶形移位寄存器的輸出連到 ALU或經(jīng)過 MSW/LSW（最高有效字 /最低有效字）寫選擇單元至EB 總線。其功能框圖如圖 26 所示。 C B 15 C B 0D B 15 D B 0P B 15 P B 0TX M U X Y M U XS ign c t rS ign c t rXM YMM ul t i pl ie r ( 17* 17)F r a c t / intM U XXA YAA dde r ( 40)Z e r o de t e c tR oun dS A T404001717F R C T17OVMO V A / O V BZ A / Z B40 圖 26 乘法器 /加法器單元功能框圖 ?比較、選擇和存儲單元（ CSSU） 在數(shù)據(jù)通信、模式識別等領域，往