【正文】 電話測(cè)量進(jìn)行分析。 GSM、 CDMA, 3G 手機(jī)檢修 。信號(hào)偵聽等功能。 AT5030 頻譜分析儀能真正看到電信號(hào) （如射頻脈沖信號(hào) ）用傅利葉級(jí)數(shù)展開出來的圖像 ，教學(xué)上更容易理解，科研上更清楚。本儀器攜帶 USB、 RS23 LAN 等外部數(shù)據(jù)接口，更能體現(xiàn)遠(yuǎn)程的控制能力。 AT6011 裝有跟蹤發(fā)生器。 1． 2． 2 國(guó)外發(fā)展與現(xiàn)狀 美國(guó)安捷倫科技公司的 頻譜分析儀 PSA 系列頻譜分析儀 HPE4440A產(chǎn)品說明與介紹 Agilent E4440A 是 PSA 系列現(xiàn)代高性能頻譜 分析儀中的一種儀器，具有適應(yīng) 2G/3G 應(yīng)用的通用單鍵功率測(cè)量能力和各種測(cè)量專用件。 PSA 系列為頻譜分析提供全新的平臺(tái)，它具有非常先進(jìn)的總體性能，在精度、動(dòng)態(tài)范圍、靈敏度、分辨率和速度方面得到重大改進(jìn)。 能 提供高性能的頻譜分析。因此，應(yīng)用十分廣泛，被稱為工程師的射頻萬用表。傳統(tǒng)的頻譜分析儀也有明顯的缺點(diǎn) ,它只能測(cè)量頻率的幅度 ,缺少相位信息 ,因此屬于標(biāo)量?jī)x器而不是矢量?jī)x器。這種新型的頻譜分析儀采用數(shù)字方法直接由模擬 /數(shù)字轉(zhuǎn)換器 (ADC)對(duì)輸入信號(hào)取樣 ,再經(jīng) FFT 處理后獲得頻譜分布圖。 (3)、 隨著超大規(guī)模集成電路工藝技術(shù)的 發(fā)展 ,以超深亞微米工藝和 IP核復(fù)用技術(shù)為支撐的系統(tǒng)芯片技術(shù) (SoC)是國(guó)際超大規(guī)模集成電路發(fā)展的趨勢(shì)和二十一世紀(jì)集成電路技術(shù)的主流 。 4 第 2 章 算法依據(jù) 離散傅里葉變 換不僅具有明確的物理意義，相對(duì)于 DTFT 他更便于用計(jì)算機(jī)處理。近年來，計(jì)算機(jī)的處理速率有了驚人的發(fā)展，同時(shí)在數(shù)字信號(hào)處理領(lǐng)域出現(xiàn)了許多新的方法，但在許多應(yīng)用中始終無法替代離散傅里葉變換及其快速算法。 四種傅立葉變換對(duì)前三種由于至少在時(shí)域或頻域是離散的，都不適于在計(jì)算機(jī)上運(yùn)行。 對(duì)于有限長(zhǎng)序列，可以得出另外一種傅立葉表示，稱為離散傅立葉變換 (DFT)。因?yàn)榇嬖谥?jì)算 DFT 的高效算法，作為序列的傅立葉表示， DFT 除了在理論上十分重要外，在實(shí)現(xiàn)各種數(shù)字信號(hào)處理算法中還起著核心作用。對(duì)于 DFT 時(shí)間和頻率變量都取離散值。 5 對(duì)于一個(gè)長(zhǎng)度為 N 的有限長(zhǎng)序列 x(n)，亦即只在 n=0 到 (n1)個(gè)點(diǎn)上為非零值，其余皆為零， 我們可以把它看成周期為 N 的周期序列 )(nx 中的一個(gè)周期 . 即 當(dāng) 01nN? ? ? ， ? ? ? ?x n x n? 當(dāng) n 為其它值， ?? 0xn? 。 快速傅立葉變換 對(duì)于式 （ ） DFT 的直接計(jì)算法。因此計(jì)算全部的 N個(gè)值總共需要 2N 次復(fù)數(shù)乘法和 N(N1)次復(fù)數(shù)加法。所以，對(duì)于每一個(gè) k 值，直接計(jì)算 6 X（ k） 就需要 4 2N 次實(shí)數(shù)乘法和 2N(2N1)次實(shí)數(shù)加法。 由于計(jì)算的總次數(shù)以及所需的時(shí)間大致上正比于 2N ，顯然當(dāng) N 值很大時(shí)直接計(jì)算 DFT 所需要的算術(shù)運(yùn)算的次數(shù)就非常大。但對(duì)于 N 點(diǎn) DFT 運(yùn)算總共需要 4 2N 次實(shí)數(shù)乘法和 2N(2N1)次實(shí)數(shù)加法，這樣龐大的運(yùn)算量使得DFT 的實(shí)際應(yīng)用特別是實(shí)時(shí)處理難以實(shí)現(xiàn)，直到 1965 年庫利和圖基首次提出了計(jì)算 DFT 的一種快速算法，人們開始認(rèn)識(shí)到 DFT 運(yùn)算的一些內(nèi)在規(guī)律，發(fā)展和完善了一套高效的運(yùn)算方法， DFT 的運(yùn)算在實(shí)際中才得到廣泛的應(yīng)用。這種方法使復(fù)數(shù)乘法的次數(shù)從 2N 次減少到了 NN 次。所以實(shí)際工程中用到的都是 DFT 的快速算法 ： 快速傅 里葉變換（ FFT）。 7 快速傅立葉變換就是利用 WnkN的特性，逐步地將 N 點(diǎn)序列分解成較短的序列，計(jì)算短序列的 DFT，然后組合成原序列的 DFT，使運(yùn)算量顯著減少。本文主要介紹 T 按時(shí)間抽取基 2FFT 算法。 WnkN的以下三種性質(zhì)在 FFT 運(yùn)算中得到了應(yīng)用： 性質(zhì) 1： WnkN的周期性 WW NknNnkN )( ?? 性質(zhì) 2： WnkN的對(duì)稱性 WW nkNnkN ?? ?)( 性質(zhì) 3： WnkN的可約性 WW mnkmNnkN ?， WW mnkmNnkN //? 由于目前 FFT 比較普遍使用的算法還是基二算法，本節(jié)將討論基二的按時(shí)間抽取算法。最初通過將 x(n)分解為奇數(shù)項(xiàng)序列和偶數(shù)項(xiàng)序列的形式使FFT 運(yùn)算分為兩組。 FFT 運(yùn)算的核心是蝶形運(yùn)算。 下面給出 8N? 時(shí)的按時(shí)間抽取 FFT 流圖。可見 1024N? 時(shí) DFT 算法的運(yùn)算量是 FFT 算法的運(yùn)算量的 )l og2/(22 ??NNN 9 倍。 2． 3 本章小節(jié) 本章從理論上結(jié) FFT 進(jìn)行分析介紹，主要介紹了 FFT 相對(duì)于 DFT 的優(yōu)越性， FFT 運(yùn)算提高了運(yùn)算速度，從理論上指出其提高速度的原理。使用 NiosII 處理器，將不會(huì)局限于預(yù)先制造處理器技術(shù)，而是根據(jù)用戶標(biāo)準(zhǔn)定制處理器，按照需要選擇合適外設(shè)、存儲(chǔ)器和接口。 NiosII 處理器軟件開發(fā)是建立在 ANSl C 基礎(chǔ)上。用戶可以在 NiosII IDE 中完成所有軟件開 發(fā)任務(wù)，如編輯、編譯、下載、調(diào)試和閃存編程。 系統(tǒng)相關(guān)硬件方面的設(shè)計(jì)主要包括了硬件平臺(tái)的搭建及 NiosII 軟核與軟核相關(guān)的外設(shè)配置。各個(gè)部分都能夠通過 NIOS II 處是器有機(jī)的結(jié)合在一起，例如存儲(chǔ)單元 SDROM 和 NOR FLASH，在 NIOS II 中已經(jīng)為其制定好了控制模塊，可以通過 quartus II 對(duì)其進(jìn)行相關(guān)的設(shè)計(jì)即可使用，同樣也可以定制一個(gè) ADC 控制器 將其封裝成 NIOS II 的自定義 IP，通過 AVALON 總線進(jìn)行調(diào)用 ,也可以通過 I/O口直接對(duì) ADC805 控制。 11 NiosII 處理器 SDRAM NOR FLASH 抗混疊 濾波器 ADC 轉(zhuǎn)換器 LCD 頻譜顯示 信號(hào)輸入 鍵盤控制 圖 系統(tǒng)總體框圖 NiosII 處理器硬件平臺(tái) 在本系統(tǒng) 中 NiosII 處理器的構(gòu)建采用的是 altera 公司的 Cyclone II 系列的FPGA EP2C8， EP2C8 具有 20 萬邏輯門完全可以構(gòu)成系統(tǒng)所須要的 Nios II 軟核。完全滿足系統(tǒng)所須的程序及數(shù)據(jù)存儲(chǔ)。支持三種接口方式，我們采用是并行時(shí)序方式，接口簡(jiǎn)單，使用方便。因此顯存上的一些數(shù)據(jù)是不能顯示的。 LCD與 FPGA的連接圖如圖 。 ADS805 的內(nèi)部框圖如圖 所示。 13 3． 2 Nios II 軟核的相關(guān)配置 CPU的構(gòu)建 用鼠標(biāo)點(diǎn)擊左側(cè)邊框的紅圈處 Nios II Processor，如下圖示 點(diǎn)擊后，將出現(xiàn)下圖，返一步我們來選擇軟核的類型。 Nios II/s占資源比前者多一些，功能也多了，速度也快一些 Nios II/f占資源最多，功能也最多，速度就快。下面的 Reset Vector是復(fù)位后啟動(dòng)時(shí)的 Memory類型和偏移量， Exception Vector是異常情況時(shí)的 Memory類型和偏移量。 14 調(diào)試接口的配置 在系統(tǒng)測(cè)試和調(diào)試方面，需要 Nios II處理器能夠向電腦發(fā)送數(shù)據(jù)，方便用戶驗(yàn)證測(cè)試，和程序的調(diào)試，故在選擇 JTAG時(shí)需要更高級(jí)別的調(diào)試功能。 LCD12864的配置 LCD12864對(duì)應(yīng)的 3根控制線與 8根數(shù)據(jù)通過 配制 GPIO引腳來實(shí)現(xiàn)對(duì) LCD的讀寫控制，根據(jù) LCD的讀寫時(shí)序的對(duì)其各個(gè)控制及數(shù)據(jù)引腳進(jìn)行方向設(shè)置。 為了對(duì)信號(hào)的正確穩(wěn)定地采集，必須 再加上一個(gè)緩沖存儲(chǔ)器。本系統(tǒng)用VHDL語言設(shè)計(jì)了一個(gè)可控分頻器，用來當(dāng) FIFO的寫時(shí)鐘，從而控制 ADC的采樣頻率。 16 第 4 章 系統(tǒng)軟件的設(shè)計(jì) 系統(tǒng)的核心是 FFT變換，而 FFT變換的的數(shù)據(jù)來源于 ADS805模數(shù)轉(zhuǎn)換的結(jié)果，系統(tǒng)通過對(duì) ADC的控制來實(shí)驗(yàn)采樣頻率的控制。 系統(tǒng)的整體流程圖如圖 。 開始 初始化 按鍵中斷 采樣頻率控制 取數(shù) FFT 變換 數(shù)據(jù)變換 LCD 頻譜顯示 Y N 17 1. 原位運(yùn)算 從 FFT的流圖可以看出，蝶形結(jié)兩個(gè)輸入節(jié)點(diǎn)只參與本蝶形運(yùn)算單元的運(yùn)算，輸出也是兩個(gè)節(jié)點(diǎn)，并且計(jì)算完后兩個(gè)輸入節(jié)點(diǎn)就不再起作用。利用這一特點(diǎn)編程可節(jié)省存儲(chǔ)空間，只用 N個(gè)復(fù)數(shù)存儲(chǔ)單元。 關(guān)于 FFT運(yùn)算的 混序與順序處理（位倒序處理） 由于輸入序列按時(shí)間序位的奇偶抽取，故輸入序列是混序的，為此需要先進(jìn)行混序處理。所以稱為位倒序處理。 倒位序 ? )2021)( nnnnnx ? 倒位序 自然序 000 0 0 000 100 4 1 001 010 2 2 010 110 6 3 011 001 1 4 100 101 5 5 101 011 3 6 110 表 位倒序主要是通過位運(yùn)算實(shí)現(xiàn)的，首先根據(jù)所提供的數(shù)值求出所要進(jìn)行 FFT運(yùn)算的最大位數(shù) N，并存儲(chǔ) N個(gè)二進(jìn)制數(shù)用于位倒序運(yùn)算。 18 位倒序的程序流程圖 。SAMPLENUMBER)!=SAMPLENUMBER) //計(jì)算 FFT運(yùn)算的最大位數(shù) { BIT_TEMP=0X0001。 BIT_MAP[BIT_MAX]=BIT_TEMP。 } for(i=0。i++) { BIT_sum=0。kBIT_MAX。BIT_MAP[k])!=0) //二進(jìn)制相應(yīng)位是否為 39。 BIT_sum+=BIT_MAP[BIT_MAXk2]。 ｝ 4． 2 蝶形運(yùn)算 蝶形運(yùn)算由一個(gè)復(fù)數(shù)乘法器，和兩個(gè)復(fù)數(shù)加法器構(gòu)成構(gòu)成蝶形運(yùn)算單元的核心是復(fù)數(shù)乘法器，在本系統(tǒng)中復(fù)數(shù)乘法器是通過 DSP Builder制定的。但是，在實(shí)際應(yīng)用中，除了要求 DSP高速外，由于 DSP處理的算法往往比較復(fù) 雜，如果單純使用 DSP Builder來實(shí)現(xiàn)純硬件的DSP模塊，會(huì)耗費(fèi)過多的硬件資源，因此有時(shí)也無法 完成許多算法復(fù)雜的模型。在 DSP算法中會(huì)反復(fù)出現(xiàn)一些運(yùn)算 (如復(fù)數(shù)乘法器、整數(shù)乘法器、浮點(diǎn)乘法器 等 )，而在通用的 CPU中都沒有專門用于復(fù)數(shù)乘法計(jì)算和浮點(diǎn)乘法計(jì)算的相關(guān)指令。在 QuartusⅡ 環(huán)境中對(duì)上述文件做一些修正后，在 SOPC Builder窗口中將它們定制為相應(yīng)的指令，并可設(shè)