【正文】 Nios II/e占用資源最少 600800LEs，功能也最簡(jiǎn)單，速度最慢。 圖 ADS805 的內(nèi)部結(jié)構(gòu)圖 抗混疊濾波及 ADC 轉(zhuǎn)換電路見附錄。 12 圖 LCD12864電路 ADC轉(zhuǎn)換器的選擇 系統(tǒng)中 ADC 轉(zhuǎn)換器用的 TI 公司的 12 位 AD 轉(zhuǎn)換器 ADS805，具有 20MHz的動(dòng)態(tài)范圍，其引腳兼容 ADS804 與 ADS803。途過實(shí)驗(yàn)測(cè)試得知，最后一行（ page8中的 D0）和最后三列（ ADC為正常時(shí)， s12 s1 s131； ADC為反向時(shí)， s0、s s2）是不能顯示的，而顯存上其他數(shù)據(jù)不 LCD上的點(diǎn)一一對(duì)應(yīng)。 對(duì)于 LCD而言，需要清楚的了解驅(qū)動(dòng)控制 IC的顯存與 LCD上的對(duì)應(yīng)關(guān)系，LCD的顯存中存在 8（ page） *8+1行，即 65行， s0s131，即 132列，而液晶叧有 64*128個(gè)點(diǎn)。 LCD液晶顯示電路 LCD液晶顯示主要用于人機(jī)交換及頻譜的顯示，在本系統(tǒng)中 LCD顯示器采用的是 128*64點(diǎn)陣液晶顯示器。 SDRAM采用的是 HY57V641620芯片，該芯片具有 64M的存儲(chǔ)容量， FLASH采用的是 28F640芯片該芯片具有 8M的存儲(chǔ)容量。 系統(tǒng)的總體框圖如圖 所示。 3． 1 系統(tǒng)硬件電路的設(shè)計(jì) 系統(tǒng)的硬件主要包括了用于處理和控制運(yùn)算的主要芯片 FPGA；用于進(jìn)行數(shù)據(jù)存儲(chǔ)及程序存儲(chǔ)的存儲(chǔ)單元 SDROM 和 NOR FLASH； AD 轉(zhuǎn)換電路用于模數(shù)轉(zhuǎn)換；前置濾波電路用于抗混疊濾波；頻 譜顯示模塊 LCD 電路；控制模塊鍵盤電路組成。 NiosII 嵌入式系統(tǒng)一個(gè)重要問題就是軟件代碼量大小，這關(guān)系到存放代碼存儲(chǔ)器件容量大小，因此控制和減小程序代碼量是降低系統(tǒng)成本重要方法，必須首先從處理器啟動(dòng)順序開始研究。 NiosII IDE 是 NiosⅡ 系列嵌入式處理器主要軟件開發(fā)工具。此外，還可以輕松集成用戶專有功能，使設(shè)計(jì)具有獨(dú)特競(jìng)爭(zhēng)優(yōu)勢(shì)。 10 第 3 章 硬件設(shè)計(jì)及 NiosII 軟核的配置 由于系統(tǒng)采用的是 Altera 公司 NiosII 軟核處理器 ，該處理器 具有完全可定制特性、高性能、較低成本、易用性、適應(yīng)性等優(yōu)勢(shì)。從而可以看出 FFT 算法的優(yōu)越性，且當(dāng)點(diǎn)數(shù) N 越大越能突出 FFT 算法的優(yōu)越性 。 圖 N=8 的時(shí)間抽取 FFT 算法流圖 對(duì)于序列的長(zhǎng)度 MN 2? 的 FFT，共有 M 級(jí)蝶形，每級(jí)由 N/2 個(gè)蝶形運(yùn)算組成，每個(gè)蝶形包括一次復(fù)乘、二次復(fù)加，則 M 級(jí)運(yùn)算的運(yùn)算量為 復(fù)數(shù)乘法： NNMN2log22 ??? 復(fù)數(shù)加法： NNMN 2lo g??? 由此可見， FFT算法與直接 DFT算法相比運(yùn)算量大為減少，如 N=1024時(shí)， DFT 所需的復(fù)數(shù)乘法運(yùn)算次數(shù)為： 2N =1048576 次，而 FFT 所需的復(fù)數(shù)乘法運(yùn)算次數(shù)僅為 5120log22 ?? NN次。通過順序計(jì)算全部蝶形實(shí)現(xiàn) FFT 算法的實(shí)現(xiàn)。 設(shè)： )2()(1 rxrx ? )12()(2 ?? rxrx 12,...,1,0 ?? Nr （ ） 設(shè) )(1kX 為 )(1rx 的 DFT， )(2 kX 為 )(2rx 的 DFT，利用 WnkN 的性質(zhì)可得 x(n)的 DFT 運(yùn)算為： ? ? ? ? ? ?? ? ? ?12122kNkNX k X k X kNX k X k X kWW? ???? ??? ? ?? ????? 0,1,..., 12Nk?? （ 25） 8 由此可見，一個(gè) N 點(diǎn) DFT 分解為兩個(gè) N/2 點(diǎn)的 DFT，從而實(shí)現(xiàn)了運(yùn)算量的減少，再經(jīng)過逐次分解最終分解為 2 點(diǎn)的 DFT，實(shí)現(xiàn)了 FFT 運(yùn)算。 基二算法中，序列 x(n)的長(zhǎng)度 N 為 2 的整數(shù)次冪，即 N= M2 ，其中M 為正整數(shù)。 按時(shí)間抽取基 2FFT 算法 我們已經(jīng)知道 FFT 算法主要是利用 WnkN的性質(zhì)，通過把序列逐漸分解為短序列實(shí)現(xiàn)運(yùn)算量的減少。這種分解基本上可分為兩類，一類是將時(shí)間序列 x(n)進(jìn)行逐次分解，稱為按 時(shí)間抽取算法 （ Decimation In Time）； 另一類將傅立葉變換序列 x(k)進(jìn)行分解，稱為按頻率抽取算法 （ Decimation In Frenquency） 。 FFT 算法基本思想 FFT 算法的基本思想 ： 可以將一個(gè)長(zhǎng)度為 N 的序列的離散傅里葉變換逐次分解為較短的離散傅里葉變換來計(jì)算，這些短序列的 DFT 可重新組合成原序列的 DFT，而總的運(yùn)算次數(shù)卻比直接的 DFT 運(yùn)算少得多，從而達(dá)到提高速度的目的 。如N=1024 時(shí)運(yùn)算量從 1048576 次減少到 5120 次，運(yùn)算效率提高了 倍，為 DFT 乃至數(shù)字信號(hào)處理技術(shù)的實(shí)際應(yīng)用特別是實(shí)時(shí)處理創(chuàng)造了良好的條件，大大地推動(dòng)了數(shù)字信號(hào)處理技術(shù)的發(fā)展。 繼 CooleyTukey 算法以后， SandeTukey 等快速算法相繼出現(xiàn)，很快形成了一套高效運(yùn)算方法，這就是現(xiàn)在的通用快速傅里葉變換，簡(jiǎn)稱為FFT。 可見，離 散傅里葉變換算法實(shí)現(xiàn)了頻域離散化，在數(shù)字信號(hào)處理中起著極其重要的作用，它可以直接用來分析信號(hào)的頻譜、計(jì)算濾波器頻率響應(yīng)、以及實(shí)現(xiàn)信號(hào)通過線性系統(tǒng)的卷積運(yùn)算。除了這些運(yùn)算量外，通用計(jì)算機(jī)或?qū)Ｓ糜布碜?DFT 數(shù)字計(jì)算還需要存儲(chǔ)和讀取 N 個(gè)復(fù)數(shù)輸入序列值 x(n)以及復(fù)系數(shù) WnkN值的設(shè)備 。而每一個(gè)復(fù)數(shù)乘法需要 4 次實(shí)數(shù)乘法和 2 次實(shí)數(shù)加法。 X(n)若為復(fù)數(shù)的話，則計(jì)算 DFT每一個(gè)值就需要 N 次復(fù)數(shù)乘法和 （ N1） 次復(fù)數(shù)加法。 其中 ????? ?? r rNnxnx )()( （ 21） 從而有限長(zhǎng)序列的傅立葉變 換定義為 正變換： ? ? ?????10 )()()(NnknNWnxnxD F TkX 01kN? ? ? （ 22） 反變換： ? ? ?????? 10 )(1)()( NnnkNWkXNkXID F Tnx 01nN? ? ? （ 23） 其中， NjknnkN eW ??? 2 由此可見，離散傅立葉變換開辟了頻域離散化的道路，使數(shù)字信號(hào)處理也可以在頻域上采用數(shù)字運(yùn)算方法進(jìn)行，它可以作為一種數(shù)學(xué)工具來描述離散信號(hào)的時(shí)域和頻域表示的關(guān)系，大大增加了數(shù)字信號(hào) 處理的靈活性，特別是它的多種快速算法，使信號(hào)的實(shí)時(shí)處理和設(shè)備的簡(jiǎn)化得以實(shí)現(xiàn)，所以離散傅立葉變換不僅在理論上有重要意義，而且在各種數(shù)字信號(hào)處理中起著核心的作用。 下面討論一下有限長(zhǎng)序列的離散傅立葉變換。 離散傅里葉變換描述分析有限長(zhǎng)序列，其本質(zhì)是建立了以時(shí)間為自變量的信號(hào)與以頻率為自變量的頻譜函數(shù)之間的變換關(guān)系，換言之，離散傅里葉變換定義了時(shí)域與頻域之間的一種變換或者說是映射。離散傅立葉變換本身是一個(gè)序列，而不是一個(gè)連續(xù)變量的函數(shù)，它相應(yīng)于對(duì)信號(hào)的傅立 葉變換進(jìn)行頻率的等間隔取樣的樣本。然而、現(xiàn)實(shí)世界中的聲音圖像等各種信號(hào)大都為模擬信號(hào)，要用計(jì)算機(jī)對(duì)這些信號(hào)進(jìn)行數(shù)字信號(hào)處理，這些信號(hào)必須通過采樣量化編碼變成有限長(zhǎng)的數(shù)字信號(hào)序列。 2． 1 離散傅立葉變換算法 根據(jù)信號(hào)的連續(xù)性、離散性、周期性、非周期性，傅立葉變 換可以分為四種不同的形式 即 連續(xù)時(shí)間非周期信號(hào) 的傅立葉變換、 連續(xù)時(shí)間周期信號(hào) 的傅立葉變換、離散時(shí)間非周期信號(hào)的傅立葉變換、離散時(shí)間周期信號(hào)。但是，直至上個(gè)世紀(jì)六十年代，由于數(shù)字計(jì)算機(jī)的處理速度較低以及離散傅里葉變換的計(jì)算量較大，離散傅里葉變換長(zhǎng)期得不到真正的應(yīng)用，快速離散傅里葉變換算法的提出，才得以顯現(xiàn)出離散傅里葉變換的強(qiáng)大功能，并被廣泛地應(yīng)用于各種數(shù)字信號(hào)處理系統(tǒng)中。 1． 4 本章小結(jié) 在本章節(jié)中主要介紹了頻譜分析儀的用途，現(xiàn)狀及發(fā)展趨勢(shì)及其實(shí)現(xiàn)方法，通過本章的介紹，可對(duì)頻譜分析儀有大致的了解。 在這種頻譜分析儀中，為獲得良好的儀器線性度和高分辨率 ,對(duì)信號(hào)進(jìn)行數(shù)據(jù)采集時(shí) ADC 的取樣率最少等于輸入信號(hào)最高頻率的兩倍。 (2)、現(xiàn)代頻譜分析儀 基于快速傅里葉變換 (FFT)的現(xiàn)代頻譜分析儀，通過傅里葉運(yùn)算將被測(cè)信號(hào)分解成分立的頻率分量 ,達(dá)到與傳統(tǒng)頻譜分析儀同樣的結(jié)果 ,。 (1)、傳統(tǒng)頻譜分析儀傳統(tǒng)的頻譜分析儀的前端電路是一定帶寬內(nèi)可調(diào)諧的接收機(jī) ,輸入信號(hào)經(jīng)變頻器變頻后由低通濾器輸出 ,濾波輸出作為垂直分量 ,頻率作為水平分量 ,在示波器屏幕上繪出坐標(biāo)圖 ,就是輸入信號(hào)的頻譜圖。 1． 3 前景展望 頻譜 分析儀 是對(duì)無線電信號(hào)進(jìn)行測(cè)量的必備手段，是從事電子產(chǎn)品研發(fā)、生產(chǎn)、檢驗(yàn)的常用工具。 Agilent E4440A 是 PSA系列中的 3Hz 26GHz 型。 PSA 系列把這些專用件和強(qiáng)大的測(cè)量性能相結(jié)合，能滿足航天 /防 3 務(wù)、無線通信和其它行業(yè)通用和高度專用的信號(hào)分析需要。本儀器適用于產(chǎn)品開發(fā)時(shí)的先期測(cè)試，在交第三方正式測(cè)試之前，一組近場(chǎng)探頭 AZ530 適用于初樣機(jī)電路板和原樣機(jī)階段，對(duì)電纜和印制板等處的發(fā)射“熱點(diǎn)”測(cè)試和電磁兼容性水平評(píng)估。 AT6000 系列頻譜分析儀可測(cè)頻率范圍 1GHz(～ 1050MHz)有50MHz 步進(jìn)和細(xì)調(diào)調(diào)節(jié)中心頻率，加上 1MHz～ 1GHz 掃頻寬度選擇，組成簡(jiǎn)易的頻域測(cè) 量。 AT5000 系列 數(shù)字頻譜分析儀頻率范圍 1GHz（ ~1050MHz）有粗調(diào)和細(xì)調(diào)調(diào)節(jié)中心頻率，數(shù)字列鍵盤和飛棱鍵外加頻率、 SPAN、 RBW、頻標(biāo)等引出控制鍵更方便用戶的快速測(cè)試，本儀器采用 7’彩色 TFT 液精顯示器同步顯示各種參數(shù)，并攜帶與 PC 連接的各種接口更方便數(shù)據(jù)采集。還可廣泛用應(yīng)于教學(xué)、科研。電磁兼容測(cè)試（ EMC） ?？捎糜谟芯€電視 CATV 及通訊機(jī)檢測(cè) 。 2 1． 2 國(guó)內(nèi)外信號(hào)發(fā)生器的發(fā)展與現(xiàn)狀。 本設(shè)計(jì)是基于 Nios II 的數(shù)字頻譜分析儀，硬件電路簡(jiǎn)單，軟件功能完善，控制系統(tǒng)可靠，價(jià)格低廉。將處理器實(shí)現(xiàn)為 HDL的 IP 核，開發(fā)者能夠完全定制 CPU和外設(shè)，獲得恰好滿足需求的處理器。 在 FPGA中使用軟核處理器（如 Nios II）比硬核的優(yōu)勢(shì)在于，硬核實(shí)現(xiàn)沒有靈活性，通常無法使用最新的技術(shù)。專用指令是用戶增加的硬件模塊，它增加了算術(shù)邏輯單元（ ALU）。 Nios II 系列軟核處理器是 Altera 的第二代 FPGA 嵌入式處理器，其性能超過 200DMIPS，在 Altera FPGA 中實(shí)現(xiàn)僅需 35 美分。這種 DSP 分兩種處理器，一種為通用型，一種是專用型。它是利用頻率域?qū)π盘?hào)進(jìn)行分析、研究，同時(shí)也應(yīng)用于諸多領(lǐng)域，如通訊發(fā)射機(jī)以及干擾信號(hào)的測(cè)量，頻譜的監(jiān)測(cè)，器件的特性分析等等，各行各業(yè)、各個(gè)部門對(duì)頻譜分析儀應(yīng)用的側(cè)重點(diǎn)也不盡相同 . 過去這些算法是通過軟件來實(shí)現(xiàn)的，缺點(diǎn)就是速度慢，延時(shí)大，效率低。s appearance, enabled the digital signal