最新用vhdl設(shè)計三八譯碼器。。超贊版-在線瀏覽
2024-08-06 00:45本頁面
【正文】 電路硬件描述語言，主要是應(yīng)用在數(shù)字電路的設(shè)計中。當(dāng)然在一些實力較為雄厚的單位，它也被用來設(shè)計ASIC。除了含有許多具有硬件特征的語句外，VHDL的語言形式、描述風(fēng)格以及語法是十分類似于一般的計算機高級語言。在對一個設(shè)計實體定義了外部界面后，一旦其內(nèi)部開發(fā)完成后，其他的設(shè)計就可以直接調(diào)用這個實體。 VHDL的特點1， 功能強大，設(shè)計靈活： VHDL具有功能強大的語言結(jié)構(gòu)，可以用簡潔明確的源代碼來描述復(fù)雜的邏輯控制。VHDL支持同步電路、異步電路和隨機電路的設(shè)計，這是其他硬件描述語言所不能比擬的。 2，,支持廣泛，易于修改： 由于VHDL已經(jīng)成為IEEE標(biāo)準(zhǔn)所規(guī)范的硬件描述語言，目前大多數(shù)EDA工具幾乎都支持VHDL，這為VHDL的進一步推廣和廣泛應(yīng)用奠定了基礎(chǔ)。 3，強大的硬件系統(tǒng)描述能力： VHDL具有多層次的設(shè)計描述功能，既可以描述系統(tǒng)級電路，又可以描述門級電路。另外，VHDL支持慣性延遲和傳輸延遲，還可以準(zhǔn)確地建立硬件電路模型。 4，獨立于器件的設(shè)計，與工藝無關(guān)： 設(shè)計人員用VHDL進行設(shè)計時，不需要首先考慮選擇完成設(shè)計的器件，就可以集中精力進行設(shè)計的優(yōu)化。 5.，很強的移植能力： VHDL是一種標(biāo)準(zhǔn)化的硬件描述語言，同一個設(shè)計描述可以被不同的工具所支持，使得設(shè)計描述的移植成為可能。這些模塊可以預(yù)先設(shè)計或使用以前設(shè)計中的存檔模塊，將這些模塊存放到庫中，就可以在以后的設(shè)計中進行復(fù)用，可以使設(shè)計成果在設(shè)計人員之間進行交流和共享，減少硬件電路設(shè)計。 的EDA工業(yè)標(biāo)準(zhǔn)文件。：需要利用在布局布線中獲得的精確參數(shù)，用仿真軟件驗證電路的時序。7. 燒寫器件3 譯碼器的原理二進制譯碼器的輸入是一組二進制代碼,輸出是一組與輸入代碼一一對應(yīng)的高、低電平信號。例如：對于二進制代碼111來說，輸出為10000000。例如：對于二進制代碼11來說，輸出為1000。如果出現(xiàn)兩個輸出管腳在同一個時間為0的情況，說明該芯片已經(jīng)損壞。38譯碼器有三個附加的控制端、和。否則，譯碼器被禁止，所有的輸出端被封鎖在高電平，如表1所示。帶控制輸入端的譯碼器又是一個完整的數(shù)據(jù)分配器。這就不難理解為什么把叫做地址輸入了。三八譯碼器由VHDL程序來實現(xiàn)，下面是其中一段VHDL關(guān)鍵代碼使用WHENELSE語句5 三八譯碼器仿真三八譯碼器由VHDL程序:使用WHENELSE語句LIBRARY IEEE。USE 。 OUTP:OUT BIT_VECTOR (7 DOWNTO 0))。ARCHITECTURE ART3 OF yangdan_DECODER ISBEGIN OUTP(0)=39。 WHEN INP=000 ELSE 39。 OUTP(1)=39。 WHEN INP=001 ELSE 39。
醫(yī)療健康相關(guān)推薦
鄂ICP備17016276號-1