【正文】 ................................23第三節(jié) ISE 簡(jiǎn)要介紹 ..................................................................................................................24一、ISE 概述 .............................................................................................................................24二、ISE 功能簡(jiǎn)介 .....................................................................................................................24三、基于 ISE 的仿真 ................................................................................................................25第四節(jié) 本章小結(jié) .........................................................................................................................26第四章 數(shù)字時(shí)鐘的設(shè)計(jì)與實(shí)現(xiàn) ....................................................................................................27第一節(jié) 系統(tǒng)的總體設(shè)計(jì) .............................................................................................................27第二節(jié) 系統(tǒng)結(jié)構(gòu) .........................................................................................................................28第三節(jié) 功能描述 .........................................................................................................................28第四節(jié) 單元電路設(shè)計(jì) .................................................................................................................29一、分頻模塊電路設(shè)計(jì)與實(shí)現(xiàn) ................................................................................................29二、鍵盤接口 ............................................................................................................................30三、顯示模塊設(shè)計(jì)與實(shí)現(xiàn) ........................................................................................................31第五節(jié) 本章小結(jié) .........................................................................................................................32第五章 系統(tǒng)實(shí)現(xiàn)與驗(yàn)證 ................................................................................................................33第一節(jié) 仿真與驗(yàn)證 .....................................................................................................................33第二節(jié) 下載與配置 .....................................................................................................................33第三節(jié) 系統(tǒng)測(cè)試結(jié)果 .................................................................................................................35 VIII 結(jié) 論 ................................................................................................................................................36致 謝 ................................................................................................................................................37參考文獻(xiàn) ............................................................................................................................................38附 錄 ................................................................................................................................................39一、英文原文 ................................................................................................................................39二、英文翻譯 ................................................................................................................................46三、源程序 ....................................................................................................................................50 1 前 言現(xiàn)代社會(huì)的標(biāo)志之一就是信息產(chǎn)品的廣泛使用，而且是產(chǎn)品的性能越來越強(qiáng)，復(fù)雜程度越來越高，更新步伐越來越快。前者以微細(xì)加工技術(shù)為代表，而后者的代表就是電子設(shè)計(jì)自動(dòng)化（electronic design automatic,EDA）技術(shù)。ASIC 是專用的系統(tǒng)集成電路，是一種帶有邏輯處理的加速處理器。在控制系統(tǒng)中，鍵盤是常用的人機(jī)交換接口，當(dāng)所設(shè)置的功能鍵或數(shù)字鍵按下的時(shí)候，系統(tǒng)應(yīng)該完成該鍵所設(shè)置的功能。根據(jù)鍵盤的結(jié)構(gòu)不同，采用不同的編碼方法。鐘表的數(shù)字化給人們生產(chǎn)生活帶來了極大的方便，而且大大地?cái)U(kuò)展了鐘表原先的報(bào)時(shí)功能。因此，研究數(shù)字鐘及擴(kuò)大其應(yīng)用，有著非?，F(xiàn)實(shí)的意義。本章還講述數(shù)字時(shí)鐘的原理和基本的功能要求。 現(xiàn)在是一個(gè)知識(shí)爆炸的新時(shí)代?？梢院敛豢鋸埖恼f，電子技術(shù)的應(yīng)用無處不在，電子技術(shù)正在不斷地改變我們的生活，改變著我們的世界。因此我們需要一個(gè)定時(shí)系統(tǒng)來提醒這些忙碌的人。近些年，隨著科技的發(fā)展和社會(huì)的進(jìn)步，人們對(duì)數(shù)字鐘的要求也越來越高，傳統(tǒng)的時(shí)鐘已不能滿足人們的需求。FPGA 在多功能數(shù)字鐘中的應(yīng)用已是非常普遍的，人們對(duì)數(shù)字鐘的功能及工作順序都非常熟悉。由 FPGA 作為數(shù)字鐘的核心控制器，可以通過它的時(shí)鐘信號(hào)進(jìn)行計(jì)時(shí)實(shí)現(xiàn)計(jì)時(shí)功能，將其時(shí)間數(shù)據(jù)經(jīng)控制輸出，利用顯示器顯示出來。輸出設(shè)備顯示器可以用液晶顯示技術(shù)和數(shù)碼管顯示技術(shù)。它與傳統(tǒng)的電子產(chǎn)品在設(shè)計(jì)上的顯著區(qū)別師大量使用大規(guī)?？删幊踢壿嬈骷?，使產(chǎn)品的性能提高，體積縮小，提高產(chǎn)品的自動(dòng)化程度和競(jìng)爭(zhēng)力，縮短研發(fā)周期。美國 Xilinx 公司的可編程邏輯器件采用全新的結(jié)構(gòu)和先進(jìn)的技術(shù)，加上ISE 開發(fā)環(huán)境，更具有高性能，開發(fā)周期短等特點(diǎn)，十分方便進(jìn)行電子產(chǎn)品的開發(fā)和設(shè)計(jì)。最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T新技術(shù)。數(shù)字鐘可以由各種技術(shù)實(shí)現(xiàn)，用可編程邏輯器件具有其他方式?jīng)]有的特點(diǎn)，它具有易學(xué)，方便，新穎，有趣，直觀，設(shè)計(jì)與實(shí)驗(yàn)項(xiàng)目成功率高，理論與實(shí)踐結(jié)合緊密，體積小，容量大，I/O 口豐富，易編程和加密等特點(diǎn)，并且它還具有開放的界面，豐富的設(shè)計(jì)庫，模塊化的工具以及 LPM 定制等優(yōu)良性能，應(yīng)用非常方便。二、課題研究的必要性現(xiàn)在是一個(gè)知識(shí)爆炸的新時(shí)代?？梢院敛豢鋸埖恼f，電子技術(shù)的應(yīng)用無處不在，電子技術(shù)正在不斷地改變我們的生活，改變著我們的世界。因此我們需要一個(gè)定時(shí)系統(tǒng)來提醒這些忙碌的人。 4 近些年，隨著科技的發(fā)展和社會(huì)的進(jìn)步，人們對(duì)數(shù)字鐘的要求也越來越高，傳統(tǒng)的時(shí)鐘已不能滿足人們的需求。第三節(jié) 數(shù)字時(shí)鐘的原理介紹及功能要求一、數(shù)字時(shí)鐘的原理介紹數(shù)字時(shí)鐘使用 4 個(gè)兩位的計(jì)數(shù)器來實(shí)現(xiàn)，即百分秒計(jì)數(shù)器、秒計(jì)數(shù)器、分計(jì)數(shù)器和小時(shí)計(jì)數(shù)器．每個(gè)計(jì)數(shù)器又分別使用高低位 2 個(gè)計(jì)數(shù)器來實(shí)現(xiàn)．其中百分秒數(shù)器是 100 進(jìn)制計(jì)數(shù)器(高位 l0 進(jìn)制計(jì)數(shù)器，低位 10 進(jìn)制計(jì)數(shù)器) ，秒計(jì)數(shù)器和分計(jì)數(shù)器是 60 進(jìn)制計(jì)數(shù)器(高位 6 進(jìn)制計(jì)數(shù)器，低位 10 進(jìn)制計(jì)數(shù)器) ，小時(shí)計(jì)數(shù)器是 24 迸制計(jì)數(shù)器(高位 2 進(jìn)制計(jì)數(shù)器，低位 10 進(jìn)制計(jì)數(shù)器) 。二、數(shù)字時(shí)鐘的功能要求時(shí)鐘功能：完成分/時(shí)的正確計(jì)數(shù)并顯示，秒由于數(shù)碼管數(shù)目的限制，采取發(fā)光二極管做提示；鬧鐘定時(shí)：實(shí)現(xiàn)定時(shí)提醒及定時(shí)報(bào)時(shí)，利用蜂鳴器發(fā)出報(bào)時(shí)聲音；時(shí)鐘校時(shí)：當(dāng)認(rèn)為時(shí)鐘不準(zhǔn)確時(shí)，可以分別對(duì)分/時(shí)鐘進(jìn)行調(diào)整；秒表功能：利用 4 個(gè)數(shù)碼管完成秒表顯示：其精度達(dá) 100ms，可以暫停，并可隨時(shí)記時(shí)、暫停后記錄數(shù)據(jù)，最大計(jì)時(shí)為 。本章最后也對(duì)數(shù)字時(shí)鐘的原理及功能要求做了說明。 第一節(jié) FPGA 技術(shù)及其工作原理一、 FPGA 概述FPGA 是現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array）的簡(jiǎn)稱，與之相應(yīng)的 CPLD 是復(fù)雜可編程邏輯器件（ Complex Programmable Logic Device）的簡(jiǎn)稱，兩者的功能基本相同，只是實(shí)現(xiàn)原理略有不同，所以有時(shí)可以忽略這兩者的區(qū)別，統(tǒng)稱為可編程邏輯器件或 CPLD/FPGA。它如同一張白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入或硬件描述語言自由的設(shè)計(jì)一個(gè)數(shù)字系統(tǒng)。使用 CPLA/FPGA 開發(fā)數(shù)字電路，可以大大縮短設(shè)計(jì)時(shí)間，減少 PCB 面積，提高系統(tǒng)的可靠性。二、FPGA 的基本工作原理目前，Xilinx 公司生產(chǎn)的 FPGA 都采用基于 SRAM 工藝的查處表（LookUpTable）結(jié)構(gòu)，通過燒寫文件改變查找表內(nèi)容的方法實(shí)現(xiàn)對(duì) FPGA 的重復(fù)配置，在使用時(shí)需要外接一個(gè)片外存儲(chǔ)器以保存程序。由數(shù)字電路的基本知識(shí)可以知道，對(duì)于一個(gè) n 輸入的邏輯運(yùn)算，不管是與或非運(yùn)算還是異或運(yùn)算等，最多只可能存在 7 2n 種結(jié)果。FPGA 的原理也是如此，它通過燒寫文件去配置查找表的內(nèi)容，從而在相同的電路情況下實(shí)現(xiàn)了不同的邏輯功能。目前FPGA 中多使用 4 輸入的 LUT，所以每一個(gè) LUT 可以看成是一個(gè) 4 位地址線的 RAM。第二節(jié) FPGA 的設(shè)計(jì)流程FPGA 的基本開發(fā)流程主要包括設(shè)計(jì)輸入（design entry） 、設(shè)計(jì)仿真（Simulation） 、設(shè)計(jì)綜合（Synthesize） 、布局布線（Placeamp。集成綜合環(huán)境（ISE）的功能涵蓋了FPGA 開發(fā)的全過程，從功能上講，其工作流程無雪借助如何第三方 EDA 軟件。設(shè)計(jì)準(zhǔn)備 設(shè)計(jì)輸入 ： 原理圖 硬件描述語言 波形圖設(shè)計(jì)處理 ：優(yōu)化 、 綜合適配 、 分割布局 、 布線下載到器件時(shí)序仿真時(shí)序仿真 8 圖 FPGA 的一般開發(fā)流程一、設(shè)計(jì)輸入設(shè)計(jì)輸入是根據(jù)工程師的設(shè)計(jì)方法所設(shè)計(jì)的功能描述給 EDA 軟件，常用的設(shè)計(jì)輸入方法有硬件描述語言 HDL 和原理圖設(shè)計(jì)方法。這種方法的優(yōu)點(diǎn)是直觀、便于理解、元件庫資料豐富。