【正文】 ？（漢王筆試） 在組合邏輯中，由于門的輸入信號(hào)通路中經(jīng)過(guò)了不同的延時(shí)，導(dǎo)致到達(dá)該門的時(shí)間不一致叫競(jìng)爭(zhēng)。如果布爾式中有相反的 信號(hào)則可能產(chǎn)生競(jìng)爭(zhēng)和冒險(xiǎn)現(xiàn)象。 你知道那些常用邏輯電平？ TTL 與 COMS 電平可以直接互連嗎？（漢王筆試） 常用邏輯電平： 12V， 5V， ； TTL 和 CMOS 不可以直接互連，由于 TTL 是在 之間，而 CMOS 則是有在 12V的有在 5V的。 TTL 接 CMOS 需要在輸出端口加一上拉電阻接到 5V或者 12V。（飛利浦－大唐筆試） 亞穩(wěn)態(tài)是指觸發(fā)器無(wú)法在 某個(gè)規(guī)定時(shí)間段內(nèi)達(dá)到一個(gè)可確認(rèn)的狀態(tài)。在這個(gè)穩(wěn)定期間，觸發(fā)器輸出一些中間級(jí)電平，或者可能處于振蕩狀態(tài)，并且這種無(wú) 用的輸出電平可以沿信號(hào)通道上的各個(gè)觸發(fā)器級(jí)聯(lián)式傳播下去。（南山之橋） 1 MOORE 與 MEELEY 狀態(tài)機(jī)的特征。（南山之橋） 1給了 reg的 setup,hold 時(shí)間，求中間 組合邏輯的 delay 范圍。組合邏輯電路最大延遲為 T2max,最小為 T2min。（華為） 1給出某個(gè)一般時(shí)序電路的圖，有 Tsetup,Tdelay,Tckq,還有 clock 的 delay,寫(xiě)出決定最大時(shí)鐘的因素，同時(shí)給出表達(dá)式。（威盛 VIA 上海筆試試題） 1一個(gè)四級(jí)的 Mux,其中第二級(jí)信號(hào)為關(guān)鍵信號(hào) 如何改善 timing。（未知） 2邏輯方面數(shù)字電路的卡諾圖化簡(jiǎn)，時(shí)序（同步異步差異），觸發(fā)器有幾種（區(qū)別，優(yōu) 點(diǎn)），全加器等等。（威盛 VIA 上海筆試試題） 2化簡(jiǎn) F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（揚(yáng)智電子筆試） 2 please draw the transistor level schematic of a cmos 2 input AND gate and explain which input has faster response for output rising edge.(less delay time)。（ Infineon 筆 試） 畫(huà)出 CMOS 的圖，畫(huà)出 towtoone mux gate。（飛利浦－大唐筆試） 3畫(huà)出 Y=A*B+C 的 cmos 電路圖。（飛利浦－大唐筆試） 3畫(huà)出 CMOS 電路的晶體管級(jí)電路圖，實(shí)現(xiàn) Y=A*B+C(D+E)。（未知） 3給一個(gè)表達(dá)式 f=xxxx+xxxx+xxxxx+xxxx用最少數(shù)量的與非門實(shí)現(xiàn)（實(shí)際上就是化 簡(jiǎn)）。 （ Infineon 筆試） 3為了實(shí)現(xiàn)邏輯（ A XOR B） OR （ C AND D），請(qǐng)選用以下邏輯中的一種，并說(shuō)明為什 么？ 1） INV 2） AND 3） OR 4） NAND 5） NOR 6） XOR 答案： NAND（未知） 3用與非門等設(shè)計(jì)全加法器。（華為） 4用簡(jiǎn)單電路實(shí)現(xiàn)，當(dāng) A為輸入時(shí)，輸出 B 波形為 … （仕蘭微電子） 4 A,B,C,D,E 進(jìn)行投票，多數(shù)服從少數(shù)，輸出是 F（也就是如果 A,B,C,D,E 中 1 的個(gè)數(shù)比 0 多，那么 F 輸出為 1，否則 F 為 0），用與非門實(shí)現(xiàn)，輸入數(shù)目沒(méi)有限制。（揚(yáng)智電子筆試） 4用傳輸門和倒向器搭一個(gè)邊沿觸發(fā)器。（威盛 VIA 上海筆試試題） 4畫(huà)出 DFF 的結(jié)構(gòu)圖 ,用 verilog實(shí)現(xiàn)之。（未知） 4 D 觸發(fā)器和 D 鎖存器的區(qū)別。（未知） 50、 LATCH 和 DFF 的概念和區(qū)別。（南山之橋） 5用 D 觸發(fā)器做個(gè)二分顰的電路 .又問(wèn)什么是狀態(tài)圖。（華為） 5實(shí)現(xiàn) N 位 Johnson Counter,N=5。（未知） 6 BLOCKING NONBLOCKING 賦值的區(qū)別。（仕蘭微電子） 6用 VERILOG 或 VHDL 寫(xiě)一段代碼，實(shí)現(xiàn) 10 進(jìn)制計(jì)數(shù)器。（未知） 6一個(gè)狀態(tài)機(jī)的題目用 verilog實(shí)現(xiàn)（不過(guò)這個(gè)狀態(tài)機(jī)畫(huà)的實(shí)在比較差，很容易誤解 的）。（仕蘭微電子） 70、畫(huà)狀態(tài)機(jī)，接受 1， 2， 5 分錢的賣報(bào)機(jī)，每份報(bào)紙 5 分錢。 （ 1）畫(huà)出 fsm（有限狀態(tài)機(jī)）；（ 2）用 verilog編程，語(yǔ)法要符合 fpga 設(shè)計(jì)的要求。（未知） 7畫(huà)出可以檢測(cè) 10010 串的狀態(tài)圖 ,并 verilog實(shí)現(xiàn)之。（南山之橋） a 為輸入端， b 為輸出端，如果 a 連續(xù)輸入為 1101 則 b 輸出為 1，否則為 0。（未知） 7 sram， falsh memory，及 dram 的區(qū)別？（新太硬件面試） 7給出單管 DRAM 的原理圖 (西電版《數(shù)字電子技術(shù)基礎(chǔ)》作者楊頌華、馮毛官 205 頁(yè)圖 9－ 14b)，問(wèn)你有什么辦法提高 refresh time，總共有 5 個(gè)問(wèn)題，記不起來(lái)了。 動(dòng)態(tài)隨機(jī)存儲(chǔ)器的英文縮寫(xiě) (DRAM)。過(guò)去認(rèn)為一個(gè)單片機(jī)產(chǎn)品的成熟是以投產(chǎn)掩膜型單片機(jī)為標(biāo)志的。它較之掩膜具有生產(chǎn)周期短、風(fēng)險(xiǎn)小的特點(diǎn)。未編程的 OTP 芯片可采用裸片 Bonding技術(shù)或表面貼技術(shù)，先焊在印刷板上，然后通過(guò)單片機(jī)上引出的編程線、串行數(shù)據(jù)、時(shí)鐘線等對(duì)單片機(jī)編程。使 OTP 的裸片得以廣泛使用，降低了產(chǎn)品的成本。而一些生產(chǎn)廠商推出的單片機(jī)不再有掩膜型，全部為有 ISP 功能的 OTP。（仕蘭微面試題目） 一般來(lái)說(shuō) asic 和 fpga/cpld 沒(méi)有關(guān)系！ fpga 是我們?cè)谛∨炕蛘邔?shí)驗(yàn)中采用的，生活中的電子器件上很少見(jiàn)到的。至于流程，應(yīng)該是前端、綜合、仿真、后端、檢查、加工、測(cè)試、封裝。（仕蘭微面試題目） 通?？蓪?FPGA/CPLD 設(shè)計(jì)流程歸納為以下 7 個(gè)步驟，這與 ASIC 設(shè)計(jì)有相似之處。在傳統(tǒng)設(shè)計(jì)中，設(shè)計(jì)人員是應(yīng)用傳統(tǒng)的原理圖輸入方法來(lái)開(kāi)始設(shè)計(jì)的。 （功能仿真）。（ ASCI 設(shè)計(jì)中，這一步驟稱為第一次Signoff） PLD 設(shè)計(jì)中，有時(shí)跳過(guò)這一步。設(shè)計(jì)輸入之后就有一個(gè)從高層次系統(tǒng)行為設(shè)計(jì)向門級(jí)邏輯電路設(shè)轉(zhuǎn)化翻譯過(guò)程，即把設(shè)計(jì)輸入的某種或某幾種數(shù)據(jù)格式 (網(wǎng)表 )轉(zhuǎn)化為軟件可識(shí)別的某種數(shù)據(jù)格式 (網(wǎng)表 )。對(duì)于上述綜合生成的網(wǎng)表，根據(jù)布爾方程功能等效的原則，用更小更快的綜合結(jié)果代替一些復(fù)雜的單元，并與指定的庫(kù)映射生成新的網(wǎng)表，這是減小電路規(guī)模的一 條必由之路。在 PLD 設(shè)計(jì)中， 35 步可以用 PLD 廠家提供的開(kāi)發(fā)軟件（如 Maxplus2）自動(dòng)一次完成。（ ASCI 設(shè)計(jì)中，這一步驟稱為第二次 Sign—off）。布線和后仿真完成之后，就可以開(kāi)始 ASCI 或 PLD 芯片的投產(chǎn) IC 設(shè)計(jì)前端到后端的流程和 eda 工具。 Asic 的 design flow（設(shè)計(jì)流程）。（揚(yáng)智電子筆試） 先介紹下 IC 開(kāi)發(fā)流程： 1.）代碼輸入（ design input) 用 vhdl或者是 verilog語(yǔ)言來(lái)完成器件的功能描述，生成 hdl代碼 語(yǔ)言輸入工具： SUMMIT VISUALHDL MENTOR RENIOR 圖形輸入 : poser(cadence)。最終仿真結(jié)果生成的網(wǎng)表稱為物理網(wǎng)表。自 動(dòng)布局布線需要哪些基本元 素？（仕蘭微面試題目） Protel Protel99 是基于 Win95/Win NT/Win98/Win2020的純 32位電路設(shè)計(jì)制版系統(tǒng)。 1描述你對(duì)集成電路工藝的認(rèn)識(shí)。它在電路中用字母 ―IC‖（也有用文字符號(hào) ―N‖等）表示。 模擬集成電路用來(lái)產(chǎn)生、放大和處理各種模擬信號(hào)（指幅度隨時(shí)間邊疆變化的信號(hào)。例如 VCD、 DVD 重放的音頻信號(hào)和視頻信號(hào)）。膜集成電路又 分類厚膜集成電路和薄膜集成電路。（四）按導(dǎo)電類型不同分類 集成電路按導(dǎo)電類型可分為雙極型集成電路和單極型集成電路。單極型集成電路的制作工藝簡(jiǎn)單，功耗也較低，易于制成大規(guī)模集成電路，代表集成電路有 CMOS、 NMOS、 PMOS 等類型。音響用集成電路、影碟機(jī)用集成電路、錄像機(jī)用集成電路、電腦（微機(jī)）用集成電路、電子琴用集成電路、通信用集成電路、照相機(jī)用集成電路、遙控集成電路、語(yǔ)言集成電路、報(bào)警器用集成電路及各種專用集成電路。 音響用集成電路包括 AM/FM 高中頻電路、立體聲解碼電路、音頻前置放 大電路、音頻運(yùn)算放大集成電路、音頻功率放大集成電路、環(huán)繞聲處理集成電路、電平驅(qū)動(dòng)集成電路、電子音量控制集成電路、延時(shí)混響集成電路、電子開(kāi)關(guān)集成電路等。 錄像機(jī)用集成電路有系統(tǒng)控制集成電路、伺服集成電路、驅(qū)動(dòng)集成電路、音頻處理集成電路、視頻處理集成電路。工藝上常提到 , 指的是什么？（仕蘭微面試題 目） 制造工藝：我們經(jīng)常說(shuō)的 、 ，就是指制造工藝了。而 微米、 cpu 核心中線路的寬度。所以以前 cpu 最高的頻率比較低，用 微米制造工藝的 cpu 會(huì)比 微米的制造工藝的發(fā)熱量低都是這個(gè)道理了。（仕蘭微面試題目） 1半導(dǎo)體工藝中，摻雜有哪幾 種方式？（仕蘭微面試題目） 根據(jù)摻入的雜質(zhì)不同，雜質(zhì)半導(dǎo)體可以分為 N 型和 P 型兩大類。 P 型半導(dǎo)體中摻入的雜質(zhì)為硼或其他三價(jià)元素，硼原子在取代原晶體結(jié)構(gòu)中的原子并構(gòu)成共價(jià)鍵時(shí)，將因缺少一個(gè)價(jià)電子而形成一個(gè)空穴，于是半導(dǎo)體中的空穴數(shù)目大量增加，空穴成為多數(shù)載流子，而自由電子則成 為少數(shù)載流子。在整體硅的 CMOS管下，不同極性攙雜的區(qū)域間都會(huì)構(gòu)成 PN 結(jié)，而兩個(gè)靠近的反方向的 PN 結(jié)就構(gòu)成了一個(gè)雙極型的晶體三極管。這就是 MOS 管的寄生三極管效應(yīng)。 Latchup 狀態(tài)下器件在電源與地之間形成短路，造成大電流、 EOS（電過(guò)載）和器件損壞。 2什么叫短窄溝效應(yīng) ? （科廣試題） 當(dāng) JFET 或 MESFET 溝道較短， 1um的情況下，這樣的器件溝道內(nèi)電場(chǎng)很高，載流子民飽合速度通過(guò)溝道，因而器件的工作速度得以提高，載流子漂移速度，通常用分段來(lái)描述，認(rèn)為電場(chǎng)小于某一臨界電場(chǎng)時(shí)，漂移速度與近似與電場(chǎng)強(qiáng)成正比，遷移率是常數(shù)，當(dāng)電場(chǎng)高于臨界時(shí)，速度飽和是常數(shù)。 窄溝道效應(yīng)是由于溝道寬度方向邊緣上表面耗盡區(qū)的側(cè)向擴(kuò)散，柵電極上的正電荷發(fā)出的電場(chǎng)線除大部分終止于耗盡區(qū)外還終止于側(cè)向擴(kuò)散區(qū)，是閾值電壓上升。（ Infineon 筆試試題） 2以 interver 為例 ,寫(xiě)出 N 阱 CMOS 的 process 流程 ,并畫(huà)出剖面圖。（凹凸的題目和面試） 2畫(huà) pbulk 的 nmos 截面圖。（凹凸的題目和面試） 寄生效應(yīng)在 ic 設(shè)計(jì)中怎樣加以克服和利用。 IC 設(shè)計(jì)的話需要熟悉的軟件 : Cadence, Synopsys, Avant， UNIX 當(dāng)然也要大概會(huì)操作。（揚(yáng)智電子筆試） ___________________________________________________________________________ 單片機(jī)、 MCU、計(jì)算機(jī)原理 簡(jiǎn)單描述一個(gè)單片機(jī)系統(tǒng)的主要組成模塊，并說(shuō)明各模塊之間的數(shù)據(jù)流流向和控制流 流向。（仕蘭微面試題目） 畫(huà)出 8031 與 2716（ 2K*8ROM）的連線圖，要求采用三 八譯碼器， 8031 的 , 和 參加譯碼，基本地址范圍為 3000H3FFFH。（仕蘭微面試題目）