【正文】 論壇 |SI仿真技術(shù)論壇 39。 e8 G8 e: |). 39。 H8 J6 ~5 \7 z2E,減小平行走線(xiàn)長(zhǎng)度 3,哪些是 PCB板材的基本參數(shù) (A C D)EDA365+ e/ J* A8 G4 L S o39。 A39。 y6 ]: q9 a(X )EDA365論壇網(wǎng) ( w F7 z1 i2 k* M* f 3 T 2,PCB的介電常數(shù)越大 ,阻抗越大 .(XEDA) ) 000365論壇網(wǎng)站 |PCB論壇網(wǎng) |PCB l ayout 論壇 |SI仿真技術(shù)論壇 7 M39。 一 ,填空 EDA365論壇網(wǎng)站 |PCB論壇網(wǎng) |PCB l ayout 論壇 |SI仿真技術(shù)論壇 0 t : p+ j7 ?3 s1 M( ?39。今天如果你有一千個(gè)蘋(píng)果， 有十個(gè) 箱子，那么現(xiàn)在我要把一千個(gè)蘋(píng)果放進(jìn)十個(gè)箱子里面，放完之后，我希望不管永華同 學(xué) (北大一學(xué)生 )跟我要多少蘋(píng)果，我都可以整箱整箱給他，這個(gè)問(wèn)題有解嗎？ 解 : 第一個(gè)到第九個(gè)箱子分別放 1， 2， 4， 8， 16， ...256。（漢王筆試） 硬件工程師基礎(chǔ)知識(shí) 目的：基于實(shí)際經(jīng)驗(yàn)與實(shí)際項(xiàng)目詳細(xì)理解并掌握成為合格的硬件工程師的最基本知識(shí)。（仕蘭微面試題目） 請(qǐng)談?wù)剬?duì)一個(gè)系統(tǒng)設(shè)計(jì)的總體思路。 題目是英文出的，要用英文回答。 (Intel) 3把一個(gè)鏈表反向填空。（未知） 3一些 DOS 命令，如顯示文件，拷貝，刪除。（新太硬件面題） 2學(xué)過(guò)的計(jì)算機(jī)語(yǔ)言及開(kāi)發(fā)的系統(tǒng)。 下面的結(jié)果是程序 A還是程序 B 的？ 那么另一段程序的結(jié)果是什么？ 1那種排序方法最快 ? （華為面試題） 1寫(xiě)出兩個(gè)排序算法 ,問(wèn)哪個(gè)好？（威盛） 1編一個(gè)簡(jiǎn)單的求 n!的程序 。（信威 dsp 軟件面試題） 說(shuō)說(shuō)定點(diǎn) DSP 和浮點(diǎn) DSP 的定義（或者說(shuō)出他們的區(qū)別）（信威 dsp 軟件面試題） 說(shuō)說(shuō)你對(duì)循環(huán)尋址和位反序?qū)ぶ返睦斫?.（信威 dsp 軟件面試題） 請(qǐng)寫(xiě)出【－ 8， 7】的二進(jìn)制補(bǔ)碼，和二進(jìn)制偏置碼。 （ 新 太 硬 件 面 題 ）_________________________________________________________________________ DSP、嵌入式、軟件等 請(qǐng)用方框圖描述一個(gè)你熟悉的實(shí)用數(shù)字信號(hào)處理系統(tǒng)，并做簡(jiǎn)要的分析；如果沒(méi)有，也可以自己設(shè)計(jì)一個(gè)簡(jiǎn)單的數(shù)字信號(hào)處理系統(tǒng)，并描述其功能及用途。（華為面試題） 給出時(shí)域信號(hào)，求其直流分量。 （漢王筆試） 1 cache 的主要部分什么的。 除了最通用的南北橋結(jié)構(gòu)外，目前芯片組正向更高級(jí)的加速集線(xiàn)架構(gòu)發(fā)展， Intel 的 8xx 系列芯片組就是這類(lèi)芯 片組的代表，它將一些子系統(tǒng)如 IDE 接口、音效、 MODEM 和 USB 直 接接入主芯片，能夠提供比 PCI 總線(xiàn)寬一倍的帶寬，達(dá)到了 266MB/s。 ， 0FFH ： MOV R4， 0FFH ， 00H ： MOV A， P1 ， R3 ： MOV C， 70H ， C ：此延時(shí)子程序略 單片機(jī)上電后沒(méi)有運(yùn)轉(zhuǎn)，首先要檢查什么？（東信筆試題） What is PC Chipset? （揚(yáng)智電子筆試） 芯片組（ Chipset）是主板的核心組成部分，按照在主板上 的排列位置的不同，通常分為北橋芯片和南橋芯片。（仕蘭微面試題目） PCI 總線(xiàn)的含義是什么？ PCI 總線(xiàn)的主要特點(diǎn)是什么？ （仕蘭微面試題目） 中斷的概念？簡(jiǎn)述中斷的過(guò)程。簡(jiǎn)述單片機(jī)應(yīng)用系統(tǒng)的設(shè)計(jì)原則。（未知） 3太底層的 MOS管物理特性感覺(jué)一般不大會(huì)作為筆試面試題，因?yàn)槿俏㈦娮游锢?，公式推?dǎo)太羅索，除非面試出題的是個(gè)老學(xué)究。（科廣試題） 2 Please explain how we describe the resistance in semiconductor. Compare the resistance of a metal,poly and diffusion in tranditional CMOS process.（威盛筆試題 circuit ） 2說(shuō)明 mos 一半工作在 什么區(qū)。所以在短溝道中，速度是飽和的，漏極電流方程也發(fā)生了變化，這種由有況下飽和電流不是由于溝道夾斷引起的而是由于速度飽和。如果電路偶爾中出現(xiàn)了能夠使三極管開(kāi)通的條件， 這個(gè)寄生的電路就會(huì)極大的影響正常電路的運(yùn)作，會(huì)使原本的 MOS 電路承受比正常工作大得多的電流，可能使電路迅速的燒毀。 1描述 CMOS 電路中閂鎖效應(yīng)產(chǎn)生的過(guò)程及最后的結(jié)果？（仕蘭微面試題目） Latchup 閂鎖效應(yīng)，又稱(chēng)寄生 PNPN效應(yīng)或可控硅整流器 ( SCR, Silicon Controlled Rectifier )效應(yīng)。 1請(qǐng)描述一下國(guó)內(nèi)的工藝現(xiàn)狀。制造工藝直接關(guān)系到 cpu 的電氣性能。 影碟機(jī)用集成電路有系統(tǒng)控制集成電路、視頻編碼集成電路、 MPEG 解碼集成電路、音頻信號(hào)處理集成電路、音響效果集成電路、 RF 信號(hào)處理集成電路、數(shù)字信號(hào)處理集成電路、伺服集成電路、電動(dòng)機(jī)驅(qū)動(dòng)集成電路等。 （五）按用途分類(lèi) 集成電路按用途可 分為電視機(jī)用集成電路。 （三）按集成度高低分類(lèi) 集成電路按集成度高低的不同可分為小規(guī)模集成電路、中規(guī)模集成電路、大規(guī)模集成電路和超大規(guī)模集成電路。例如半導(dǎo)體收音機(jī)的音頻信號(hào)、錄放機(jī)的磁帶信號(hào)等），而數(shù)字集成電路用來(lái)產(chǎn)生、放大和處理各種數(shù)字信號(hào)（指在時(shí)間上和幅度上離散取值的信號(hào)。（仕蘭微面試題目） 集成電路是采用半導(dǎo)體制作工藝，在一塊較小的單晶硅片上制作上許多晶體管及電阻器、電容器等元器件，并按照多層布線(xiàn)或遂道布線(xiàn)的方法將元器件組合成完整的 電子電路。 1請(qǐng)簡(jiǎn)述一下設(shè)計(jì)后端的整個(gè)流程？（仕蘭微面試題目） 1是否接觸過(guò)自動(dòng)布局布線(xiàn)？請(qǐng)說(shuō)出一兩種工具軟件。（威盛 VIA 上海筆試試題） () 1集成電路前段設(shè)計(jì)流程， 寫(xiě)出相關(guān)的工具。 。 。 。自 90 年代初， Verilog、 VHDL、AHDL 等硬件描述語(yǔ)言的輸入方法在 大規(guī)模設(shè)計(jì)中得到了廣泛應(yīng)用。 簡(jiǎn)述 FPGA等可編程邏輯器件設(shè)計(jì)流程。 你知道的集成電路設(shè)計(jì)的表達(dá)方式有哪幾種？（仕蘭微面試題目） 描述你對(duì)集成電路設(shè)計(jì)流程的認(rèn)識(shí)。解決了批量寫(xiě) OTP 芯片時(shí)容易出現(xiàn)的芯片與寫(xiě)入器接觸不好的問(wèn)題。由于掩膜需要一定的生產(chǎn)周期，而 OTP 型單片機(jī)價(jià)格不斷下降，使得近年來(lái)直接使用 OTP 完成最終產(chǎn)品制造更為流行。（降低溫度，增大電容存儲(chǔ)容量）（ Infineon 筆試） 8名詞 :sram,ssram,sdram 名詞 IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 壓控振蕩器的英文縮寫(xiě) (VCO)。（威盛） 7用 FSM 實(shí)現(xiàn) 101101 的序列檢測(cè)模塊。（揚(yáng)智電子筆試） 7設(shè)計(jì)一個(gè)自動(dòng)售貨機(jī)系統(tǒng)，賣(mài) soda 水的，只能投進(jìn)三種硬幣，要正確的找回錢(qián) 數(shù)。（未知） 6用 VERILOG 或 VHDL 寫(xiě)一段代碼，實(shí)現(xiàn)消除一個(gè) glitch。（南山之橋） 5用你熟悉的設(shè)計(jì)方式設(shè)計(jì)一個(gè)可預(yù)置初值的 7 進(jìn)制循環(huán)計(jì)數(shù)器， 15 進(jìn)制的呢？（仕蘭微電子） 60、數(shù)字電路設(shè)計(jì)當(dāng)然必問(wèn) Verilog/VHDL，如設(shè)計(jì)計(jì)數(shù)器。（未知） 5 latch 與 register 的區(qū)別 ,為什么現(xiàn)在多用 latch 如何產(chǎn)生的。（威盛） 4畫(huà)出一種 CMOS 的 D 鎖存器的電路圖和版圖。（未知） 4用波形表示 D 觸發(fā)器的功能。 3給出一個(gè)簡(jiǎn)單的由多個(gè) NOT,NAND,NOR 組成的原理圖，根據(jù)輸入波形畫(huà)出各點(diǎn)波形。（科廣試題） 3用邏輯們和 cmos 電路實(shí)現(xiàn) ab+cd。（威盛筆試題 circuit ） 2畫(huà)出 NOT,NAND,NOR 的符 號(hào)，真值表，還有 transistor level的電路。（未知） 2卡諾圖寫(xiě)出邏輯表達(dá)使。（威盛 VIA 上海筆試試題） 1說(shuō)說(shuō)靜態(tài)、動(dòng)態(tài)時(shí)序模擬的優(yōu)缺點(diǎn)。（飛利浦－大唐筆試） Delay period setup – hold 1時(shí)鐘周期為 T,觸發(fā)器 D1 的建立時(shí)間最大為 T1max，最小為 T1min。 1 IC 設(shè)計(jì)中同步復(fù)位與 異步復(fù)位的區(qū)別。 1如何解決亞穩(wěn)態(tài)。解決方法：一是添加布爾式的消去項(xiàng)，二是在芯片外部加電容。 說(shuō)說(shuō)對(duì)數(shù)字邏輯中的競(jìng)爭(zhēng)和冒險(xiǎn)的理解，并舉例說(shuō)明競(jìng)爭(zhēng)和冒險(xiǎn)怎樣消除。建立時(shí)間是指在時(shí)鐘邊沿前，數(shù)據(jù)信號(hào)需要保持不變的時(shí)間。輸入信號(hào)應(yīng)提前時(shí)鐘上升沿（如上升沿有效） T 時(shí)間到達(dá)芯片，這個(gè) T 就是建立時(shí)間 Setup setup time,這個(gè)數(shù)據(jù)就不能被這一時(shí)鐘打入觸發(fā)器，只有在下一個(gè)時(shí)鐘上升沿，數(shù)據(jù)才能被打入觸發(fā)器。 什么是 Setup 和 Holdup 時(shí)間？（漢王筆試） setup 和 holdup 時(shí)間 ,區(qū)別 .（南山之橋） 解釋 setup time 和 hold time 的定義和在時(shí)鐘信號(hào)延遲時(shí)的變化。異步邏輯是各時(shí)鐘之間沒(méi)有固定的因果關(guān)系。（未知） 3 DAC 和 ADC 的實(shí)現(xiàn)各有哪些方法？（仕蘭微電子） 3 A/D 電路組成、工作原理。（未 知） 如果公司做高頻電子的，可能還要 RF 知識(shí)，調(diào)頻，鑒頻鑒相之類(lèi)，不一一列舉。（凹凸） 2史密斯特電路 ,求回差電壓。當(dāng) RC1有源濾波器和無(wú)源濾波器的原理及區(qū)別 ?（新太硬件 ） 1有一時(shí)域信號(hào) S=V0sin(2pif0t)+V1cos(2pif1t)+V2sin(2pif3t+90),當(dāng)其通過(guò)低通、帶通、高通濾波器后的信號(hào)表示方式。并畫(huà)出一個(gè)晶體管級(jí)的 運(yùn)放電路。因此，它多用于輸入級(jí)或輸出級(jí)。 基本放大電路種類(lèi)，優(yōu)缺點(diǎn)，特別是廣泛采用差分結(jié)構(gòu)的原因。 負(fù)反饋種類(lèi) 電壓并聯(lián)反饋，電流串聯(lián)反饋，電壓串聯(lián)反饋和電流并聯(lián)反饋 放大電路的頻率補(bǔ)償?shù)哪康氖鞘裁矗心男┓椒?？（仕蘭微電子） 補(bǔ)償后的波特圖。 基爾霍夫電壓定律（ KVL）： 對(duì)任一集總參數(shù)電路中的任一回路，在任一瞬間，沿此回路的各段電壓的代數(shù)和恒為零。（未知） FPGA是可編程 ASIC。（仕蘭微面試題目） FPGA和 ASIC 的概念，他們的區(qū)別。與門(mén)陣列等其它 ASIC(Application Specific IC)相比，它們又具有設(shè)計(jì)開(kāi)發(fā)周期短、設(shè)計(jì)制造成本低、開(kāi)發(fā)工具先進(jìn)、標(biāo)準(zhǔn)產(chǎn)品無(wú)需測(cè)試、質(zhì)量穩(wěn)定以及可實(shí)時(shí)在線(xiàn)檢驗(yàn)等優(yōu)點(diǎn) 模擬電路 基爾霍夫定律的內(nèi)容是什么？（仕蘭微電子） 基爾霍夫定律（ Kirchhoff Law） 基爾霍夫電