【正文】 CB板，和板廠協(xié)商制作。尤其是power線路設(shè)計時，一定要check是否有接錯而短路。首先要繪出系統(tǒng)的block diagram，然后再分模塊去繪制詳細的線路圖。第四篇：硬件工程師職責(zé)硬件工程師主要是要完成一件產(chǎn)品從無到有的轉(zhuǎn)變,: 就是和ME,ID確定外殼的設(shè)計connector的位置和PCB的大小形狀,和SW一起確定硬體解決方案和架構(gòu)，同時確定power方案。在調(diào)試的過程中他/她要組織好軟件工程師來一起攻關(guān)調(diào)試，配合測試工程師一起解決測試中發(fā)現(xiàn)的問題，等到產(chǎn)品推出到現(xiàn)場，如果出現(xiàn)問題，還需要做到及時的支持。一些總結(jié)的話現(xiàn)在從技術(shù)的角度來說，每個設(shè)計最終都可以做出來，但是一個項目的成功與否，不僅僅取決于技術(shù)上的實現(xiàn)，還與完成的時間，產(chǎn)品的質(zhì)量，團隊的配合密切相關(guān)，所以良好的團隊協(xié)作，透明坦誠的項目溝通，精細周密的研發(fā)安排，充裕的物料和人員安排，這樣才能保證一個項目的成功。A項目中使用內(nèi)存芯片實現(xiàn)了1G大小的DDR memory，針對這個部分的布線是非常關(guān)鍵的，要考慮到控制線和地址線的拓撲分布，數(shù)據(jù)線和時鐘線的長度差別控制等方面，在實現(xiàn)的過程中，根據(jù)芯片的數(shù)據(jù)手冊和實際的工作頻率可以得出具體的布線規(guī)則要求，比如同一組內(nèi)的數(shù)據(jù)線長度相差不能超過多少個mil，每個通路之間的長度相差不能超過多少個mil等等。時鐘電路的實現(xiàn)要考慮到目標電路的抖動等要求，A項目中用到了GE的PHY器件，剛開始的時候使用一個內(nèi)部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘，結(jié)果GE鏈路上出現(xiàn)了丟包，后來換成簡單的時鐘Buffer器件就解決了丟包問題，分析起來就是內(nèi)部的鎖相環(huán)引入了抖動。原理圖設(shè)計中要注意的問題原理圖設(shè)計中要有“拿來主義”，現(xiàn)在的芯片廠家一般都可以提供參考設(shè)計的原理圖，所以要盡量的借助這些資源，在充分理解參考設(shè)計的基礎(chǔ)上，做一些自己的發(fā)揮。窗體底端第三篇：硬件工程師必備硬件工程師必備11充分了解各方的設(shè)計需求，確定合適的解決方案啟動一個硬件開發(fā)項目，原始的推動力會來自于很多方面，比如市場的需要，基于整個系統(tǒng)架構(gòu)的需要，應(yīng)用軟件部門的功能實現(xiàn)需要，提高系統(tǒng)某方面能力的需要等等，所以作為一個硬件系統(tǒng)的設(shè)計者，要主動的去了解各個方面的需求，并且綜合起來，提出最合適的硬件解決方案。使用低的開關(guān)頻率帶來的結(jié)果則是相反的。一個開關(guān)電源一般包含有開關(guān)電源控制器和輸出兩部分,有些控制器會將MOSFET集成到芯片中去,這樣使用就更簡單了,也簡化了PCB設(shè)計,但是設(shè)計的靈活性就減少了一些。相比之下,LDO設(shè)計最易實現(xiàn),輸出紋波小,但缺點是效率有可能不高,發(fā)熱量大,可提供的電流相較開關(guān)電源不大等等。一般來說,要求的電源實際值多為標稱值的＋－5%,所以可以據(jù)此計算出允許的電源紋波,當(dāng)然要預(yù)留余量的。不僅僅是關(guān)心輸入電壓,輸出電壓和電流,還要仔細考慮總的功耗,電源實現(xiàn)的效率,電源部分對負載變化的瞬態(tài)響應(yīng)能力,關(guān)鍵器件對電源波動的容忍范圍以及相應(yīng)的允許的電源紋波,還有散熱問題等等。還有細心和認真,因為硬件設(shè)計上的一個小疏忽往往就會造成非常大的經(jīng)濟損失,比如以前碰到一塊板在PCB設(shè)計完備出制造文件的時候誤操作造成了電源層和地層連在了一起,PCB板制造完畢后又沒有檢查直接上生產(chǎn)線貼裝,到測試的時候才發(fā)現(xiàn)短路問題,但是元器件已經(jīng)都焊接到板上了,結(jié)果造成了幾十萬的損失。還要跟眾多的芯片和方案供應(yīng)商聯(lián)系,從中挑選出合適的方案,當(dāng)原理圖完成后,他/她要組織同事來進行配合評審和檢查,還要和CAD工程師一起工作來完成PCB的設(shè)計。檢查和調(diào)試當(dāng)準備調(diào)試一塊板的時候,一定要先認真的做好目視檢查,檢查在焊接的過程中是否有可見的短路和管腳搭錫等故障,檢查是否有元器件型號放置錯誤,第一腳放置錯誤,漏裝配等問題,然后用萬用表測量各個電源到地的電阻,以檢查是否有短路,這個好習(xí)慣可以避免貿(mào)然上電后損壞單板。內(nèi)存的時鐘線,控制線和數(shù)據(jù)線的長度要求。時鐘電路的實現(xiàn)要考慮到目標電路的抖動等要求,A項目中用到了GE的PHY器件,剛開始的時候使用一個內(nèi)部帶鎖相環(huán)的零延時時鐘分配芯片提供100MHz時鐘,結(jié)果GE鏈路上出現(xiàn)了丟包,后來換成簡單的時鐘Buffer器件就解決了丟包問題,分析起來就是內(nèi)部的鎖相環(huán)引入了抖動。電源電路效率。當(dāng)主要的芯片選定以后,最關(guān)鍵的外圍設(shè)計包括了電源,時鐘和芯片間的互連。比如A項目的原始推動力來自于公司內(nèi)部的一個高層軟件小組,他們在實際當(dāng)中發(fā)現(xiàn)原有的處理器板IP轉(zhuǎn)發(fā)能力不能滿足要求,從而對于系統(tǒng)的配置和使用都會造成很大的不便,所以他們提出了對新硬件的需求?；旧C合面試也是半個小時。綜合面試，顧名思義什么都可以拿來面試你，這個完全根據(jù)面試官的興趣。當(dāng)然少不了要問你做過的項目，對自己做過的項目要滾瓜爛熟，尤其是一些同學(xué)把不是自己做的項目寫在簡歷撐門面時一定要把這項目搞懂、搞熟，否則會搬起石頭砸自己的腳。我面試的是海思光模塊，海思光模塊對模擬電路要求比較高，因此技術(shù)面的時候面試官主要問的模擬電路的基本知識，比如經(jīng)常用到關(guān)于運放的電路有哪些，無非就是電壓跟隨，加法器，減法器，積分電路，微分電路等。報單板硬件工程師只是覺得這個崗位的描述跟我更匹配一些。我報的崗位是單板硬件工程師，華為還有一個更為叫做硬件開發(fā)工程師，其實這兩個崗位大同小異，最終都是做硬件開發(fā)的。技術(shù)面主要就是你面試的崗位所需要的基本知識，當(dāng)然自我介紹是少不了的，我相信大家已經(jīng)把自我介紹背的滾瓜爛熟了吧。開關(guān)電源和LDO各有什么優(yōu)缺點以及開關(guān)電源的的開關(guān)管如何選擇。我在綜合面試等待區(qū)等了大概5分鐘，就被叫去綜面了。還有一點如果崗位比較偏模擬電路那你就要強調(diào)一下你做過的項目那些是涉及到模擬電路，同樣如果報的崗位偏數(shù)字電路就要著重強調(diào)項目經(jīng)驗中關(guān)于數(shù)字電路的那部分。第二篇：硬件工程師硬件工程師必看必殺技學(xué)習(xí)(轉(zhuǎn))充分了解各方的設(shè)計需求,確定合適的解決方案啟動一個硬件開發(fā)項目,原始的推動力會來自于很多方面,比如市場的需要,基于整個系統(tǒng)架構(gòu)的需要,應(yīng)用軟件部門的功能實現(xiàn)需要,提高系統(tǒng)某方面能力的需要等等,所以作為一個硬件系統(tǒng)的設(shè)計者,要主動的去了解各個方面的需求,并且綜合起來,提出最合適的硬件解決方案。原理圖設(shè)計中要注意的問題原理圖設(shè)計中要有“拿來主義”,現(xiàn)在的芯片廠家一般都可以提供參考設(shè)計的原理圖,所以要盡量的借助這些資源,在充分理解參考設(shè)計的基礎(chǔ)上,做一些自己的發(fā)揮。各個電源需要提供的電流大小。,要求精度在＋5%－3%之間,電流需要12A左右,根據(jù)這些要求,設(shè)計中采用5V的電源輸入,利用Line