數(shù)字電子技術(shù)經(jīng)典復(fù)習(xí)資料-在線瀏覽
2025-07-23 21:22本頁面
【正文】 號(hào)的邏輯表達(dá)式。舉例15：用74LS161來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。(2)用同步置數(shù)端歸零：SN＝S11＝1011則電路為：注：這里D0～D3必須都接0。解：因74LS160為同步十進(jìn)制計(jì)數(shù)器，要構(gòu)成48進(jìn)制同步加法計(jì)數(shù)器須用二片74LS160來實(shí)現(xiàn)，現(xiàn)采用異步清零實(shí)現(xiàn)： S48=01001000，取高位片的QC和低位片的QD作歸零反饋信號(hào)。舉例17：如圖電路，完成下列問題：1)說明這是什么電路？2)求電路的輸出信號(hào)頻率f3)畫出VC及VO的波形。2) 其振蕩周期為則其頻率為 3)VC及VO的波形的波形為：三、基本概念練習(xí)一、判斷題1．CMOS門電路為雙極型電路，而TTL門電路則為單極型電路。（ ）3．施密特觸發(fā)器的特點(diǎn)是只有一個(gè)穩(wěn)態(tài)，需在外加信號(hào)作用下才能由穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)。（ ），而且與電路的原狀態(tài)有關(guān)，該電路為時(shí)序邏輯電路。( )二、填空題：1．（44．375）10= 2 = 8 = 16 = 8421BCD。3．或非邏輯運(yùn)算特點(diǎn)是 ，異或邏輯運(yùn)算特點(diǎn)為 。，若要實(shí)現(xiàn)延時(shí)、定時(shí)的功能，應(yīng)選用 ；若要實(shí)現(xiàn)波形變換、整形的功能，應(yīng)選用 。三、選擇題( )。，數(shù)字輸入信號(hào)端和數(shù)字輸出信號(hào)端分別有（ ）個(gè)。 (a) 多諧振蕩器 (b) A／D轉(zhuǎn)換器(c) 單穩(wěn)態(tài)觸發(fā)器 (d) 施密特觸發(fā)器 ～5V，則輸出10位二進(jìn)制數(shù)可以分辨的最小模擬電壓為( ) (a) (b) (c) (d)數(shù)電課程各章重點(diǎn)第一章 邏輯代數(shù)基礎(chǔ)知識(shí)要點(diǎn)一、 二進(jìn)制、十進(jìn)制、十六進(jìn)制數(shù)之間的轉(zhuǎn)換；二進(jìn)制數(shù)的原碼、反碼和補(bǔ)碼二、 邏輯代數(shù)的三種基本運(yùn)算以及5種復(fù)合運(yùn)算的圖形符號(hào)、表達(dá)式和真值表：與、或、非三、 邏輯代數(shù)的基本公式和常用公式、基本規(guī)則邏輯代數(shù)的基本公式邏輯代數(shù)常用公式： 吸收律： 消去律： 多余項(xiàng)定律： 反演定律： 基本規(guī)則：反演規(guī)則和對(duì)偶規(guī)則，例15四、 邏輯函數(shù)的三種表示方法及其互相轉(zhuǎn)換邏輯函數(shù)的三種表示方法為：真值表、函數(shù)式、邏輯圖會(huì)從這三種中任一種推出其它二種，詳見例17五、 邏輯函數(shù)的最小項(xiàng)表示法：最小項(xiàng)的性質(zhì)；例18六、 邏輯函數(shù)的化簡(jiǎn)：要求按步驟解答 利用公式法對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn) 利用卡諾圖對(duì)邏輯函數(shù)化簡(jiǎn) 具有約束條件的邏輯函數(shù)化簡(jiǎn) 利用公式法化簡(jiǎn) 解： 利用卡諾圖化簡(jiǎn)邏輯函數(shù) 約束條件為解：函數(shù)Y的卡諾圖如下： 第二章 門電路知識(shí)要點(diǎn)一、三極管開、關(guān)狀態(tài)飽和、截止條件：截止：， 飽和：反相器飽和、截止判斷二、基本門電路及其邏輯符號(hào)與門、或非門、非門、與非門、OC門、三態(tài)門、異或；傳輸門、OC/OD門及三態(tài)門的應(yīng)用三、門電路的外特性輸入端電阻特性：對(duì)TTL門電路而言，輸入端通過電阻接地或低電平時(shí)，由于輸入電流流過該電阻，會(huì)在電阻上產(chǎn)生壓降，當(dāng)電阻大于開門電阻時(shí)，相當(dāng)于邏輯高電平。輸入高電平漏電流IIH 輸入端接高電平時(shí)輸入電流輸出高電平負(fù)載電流IOH輸出低電平負(fù)載電流IOL扇出系數(shù)NO 一個(gè)門電路驅(qū)動(dòng)同類門的最大數(shù)目第三章 組合邏輯電路知識(shí)要點(diǎn)一、 組合邏輯電路：任意時(shí)刻的輸出僅僅取決于該時(shí)刻的輸入，與電路原來的狀態(tài)無關(guān)二、 組合邏輯電路的分析方法（按步驟解題）三、 若干常用組合邏輯電路譯碼器（74LS138）全加器（真值表分析）數(shù)選器（74151和74153）四、 組合邏輯電路設(shè)計(jì)方法（按步驟解題） 用門電路設(shè)計(jì) 用譯碼器、數(shù)據(jù)選擇器實(shí)現(xiàn) 試設(shè)計(jì)一個(gè)三位多數(shù)表決電路 用與非門實(shí)現(xiàn) 用譯碼器74LS138實(shí)現(xiàn) 用雙4選1數(shù)據(jù)選擇器74LS153解：1. 邏輯定義設(shè)A、B、C為三個(gè)輸入變量，Y為輸出變量。2.
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1