數(shù)字電子技術(shù)實(shí)驗(yàn)ppt課件-在線瀏覽
2025-06-22 18:51本頁面
【正文】 最小輸出高電平ＶＩＨ相同。 74LS芯片的最小輸出高電平ＶＯＨ低于 74HC芯片和 74HCT芯片的最小輸出高電平ＶＯＨ。 二 、 TTL、 HC和 HCT器件的電壓傳輸特性 燕山大學(xué)電子實(shí)驗(yàn)中心 5．在不考慮輸出負(fù)載能力的情況下，從上述觀點(diǎn)可以得出下面的推論 （１） 74H CT芯片和 74HC芯片的輸出能夠作為 74LS芯片的輸入使用。 實(shí)際上，在考慮輸出負(fù)載能力的情況下，上述的推論也是正確的。 二 、 TTL、 HC和 HCT器件的電壓傳輸特性 燕山大學(xué)電子實(shí)驗(yàn)中心 三、邏輯門控制電路 。 AB CY控 制 輸 入 端 （ a ) （ b ）圖 1 . 3 （ a ） 多 重 控 制 門 ， （ b ） 真 值 表輸 入 控 制 端B C輸 出Y0 00 11 01 1AA10燕山大學(xué)電子實(shí)驗(yàn)中心 三、邏輯門控制電路 用３個(gè)三輸入端與非門 IC芯片 74LS10安裝如圖所示的電路 從實(shí)驗(yàn)臺(tái)上的時(shí)鐘脈沖輸出端口選擇兩個(gè)不同頻率（約 7khz和 14khz）的脈沖信號(hào)分別加到Ｘ 0和Ｘ 1端。 圖1 . 9 實(shí)驗(yàn)邏輯電路數(shù)據(jù)輸出BBS選通 選擇線X 0X 1數(shù)據(jù)輸入燕山大學(xué)電子實(shí)驗(yàn)中心 實(shí)驗(yàn)二 組合邏輯電路部件實(shí)驗(yàn) 實(shí)驗(yàn)?zāi)康模? 掌握邏輯電路設(shè)計(jì)的基本方法 掌握 EDA工具 MAXPlusII的原理圖輸入方法 掌握 MAXPlusII的邏輯電路編譯、波形仿真的方法 燕山大學(xué)電子實(shí)驗(yàn)中心 組合邏輯電路部件實(shí)驗(yàn) 實(shí)驗(yàn)內(nèi)容 利用 EDA工具 MAXPlusII的原理圖輸入法，分別輸入 7413 7483圖元符號(hào)；建立 7413 7483的仿真波形文件，并進(jìn)行波形仿真，記錄波形；分析 7413 7483邏輯關(guān)系。 Cin是進(jìn)位輸入端，而 Cout是進(jìn)位輸出端。 組合邏輯電路部件實(shí)驗(yàn) 實(shí)驗(yàn)內(nèi)容 燕山大學(xué)電子實(shí)驗(yàn)中心 1. 設(shè)計(jì)一個(gè) 24譯碼器 E為允許使能輸入線， A A2為譯碼器輸入， Q0、 Q3分別為輸出， Φ為任意狀態(tài) 。它把兩個(gè)ｎ位二進(jìn)制數(shù)作為輸入信號(hào)。如圖所示。在該電路中對(duì)Ａ 0和Ｂ 0相加是用一個(gè)半加器，對(duì)其它位都用全加器。 燕山大學(xué)電子實(shí)驗(yàn)中心 （ 2）設(shè)計(jì)步驟 ① 設(shè)計(jì) 1位二進(jìn)制全加器，邏輯表達(dá)式如下： Sn=An⊕ Bn⊕ Cn1 Cn= An ②利用 1位二進(jìn)制全加器構(gòu)成一個(gè) 4位二進(jìn)制全加器 燕山大學(xué)電子實(shí)驗(yàn)中心 圖表示一條主干公路（東一面）與一條二級(jí)道路的交叉點(diǎn)。當(dāng)沒有發(fā)現(xiàn)車輛時(shí)，這些敏感組件的輸出為低電平 ‘ 0”。交叉口通行燈根據(jù)下列邏輯關(guān)系控制 : 燕山大學(xué)電子實(shí)驗(yàn)中心 交叉口通行燈邏輯問題的實(shí)現(xiàn) （ a）東一西燈任何時(shí)候都是綠的條件 （ 1） C和 D線均被占用； （ 2）沒有發(fā)現(xiàn)車輛； （ 3）當(dāng) A、 B線沒同的占用時(shí)， C或 D任一條線被占用； （ b）南一北燈任問時(shí)候都是綠的條件 （ 1） A和 B線均被占用，而 C和 D線均未占用或只占用 一條線； （ 2）當(dāng) C和 D均未被占用時(shí)， A或 B任一條線被占用。 用敏感組件的輸出作為邏輯電路輸入信號(hào)，對(duì)所給的邏輯狀態(tài)建立一個(gè)真值表，化簡后得最簡邏輯表達(dá)式，用與非門實(shí)現(xiàn)該電路、并用波形仿真設(shè)計(jì)電路的功能，分析其正確性之。它由信息碼和一位附加位 —— 奇 /偶校驗(yàn)位組成。 燕山大學(xué)電子實(shí)驗(yàn)中心 (1) 奇 /偶校驗(yàn)位發(fā)生器 (A) 奇 /偶校驗(yàn)位發(fā)生器就是根據(jù)輸入信息碼產(chǎn)生相應(yīng)的校驗(yàn)位?？赏浦?:當(dāng) B3B4B2B1中的 1的個(gè)數(shù)為偶數(shù)時(shí)此奇校驗(yàn)位發(fā)生器輸出的校驗(yàn)位 P為 1，反之為 0。 奇校驗(yàn)位為 P，偶校驗(yàn)位為 E。 (B) 設(shè)計(jì)一個(gè) 7位二進(jìn)制奇 /偶校驗(yàn)位發(fā)生器 燕山大學(xué)電子實(shí)驗(yàn)中心 （ 2） 奇 /偶校驗(yàn)代碼校驗(yàn)器 (A) 奇 /偶校驗(yàn)器用于檢驗(yàn)奇 (偶 )校驗(yàn)代碼在傳送和存儲(chǔ)中有否出現(xiàn)差錯(cuò)，它具有發(fā)現(xiàn)所有奇數(shù)個(gè)位數(shù)錯(cuò)的能力。邏輯表達(dá)式如下： S= a0⊕ a1⊕ a2⊕ a3⊕ a4⊕ a5⊕ a6⊕ P 顯然，當(dāng)校驗(yàn)器的輸入代碼a0a1a2a3a4a5a6 /p中 1的個(gè)數(shù)為奇數(shù)時(shí)，校驗(yàn)器的輸出 S為 反之 S為 0。它的功能是在選擇信號(hào)的控制下，從若干路輸入數(shù)據(jù)中選擇某一路輸入數(shù)據(jù)作為輸出。 選通 選擇信號(hào) 四路數(shù)據(jù) 輸出 E A1 A0 D F 1 Φ Φ Φ 0 0 0 0 D0～ D3 D0 0 0 1 D0～ D3 D1 0 1 0 D0～ D3 D2 0 1 1 D0～ D3 D3 一個(gè)四選一數(shù)據(jù)選擇器功能表 燕山大學(xué)電子實(shí)驗(yàn)中心 1:4數(shù)據(jù)分配器 數(shù)據(jù)分配器的功能是在選通 （ G） 和選擇信號(hào)(Cn)線的控制下將一路輸入數(shù)據(jù) （ D） 分別分配給相應(yīng)的輸出端 （ Yn） 。 輸入 輸出 G S1 S0 D Y0 Y1 Y2 Y
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1