數(shù)字電子技術實驗ppt課件-資料下載頁
2025-05-05 18:51本頁面
【正文】 CLR CLR3輸入一個負脈沖）。 （ 3）進行器件編程（定義自循環(huán)寄存器的輸入 /輸出引腳號）。 （ 4）連線驗證所設計電路的正確性 預置初始狀態(tài)（與波形仿真相同），自循環(huán)寄存器的PRNi和 CLRi端連接到開關的電平輸出插空，輸入端 CLK引腳連接到實驗系統(tǒng)的單脈沖輸出插孔，輸出端 Q0、 Q Q Q3連接到 LED顯示燈。由時鐘 CLK輸入端輸入單脈沖，觀察并記錄Q0、 Q Q Q3的狀態(tài)變化。 燕山大學電子實驗中心 5．同步計數(shù)器 所謂同步計數(shù)器是指計數(shù)器中各觸發(fā)器統(tǒng)一使用同一輸入輸入時鐘脈沖（計數(shù)脈沖）信號，在同一時刻所有觸發(fā)器同時翻轉并產(chǎn)生進位信號。 燕山大學電子實驗中心 (1)用 74LS191構成一個 2位十六進制計數(shù)器，并進行波形仿真。 燕山大學電子實驗中心 (2)用 74LS160構成一個 2位 BCD碼計數(shù)器，并進行波形仿真。 燕山大學電子實驗中心 實驗四 基于 VHDL的基本邏輯電路設計 實驗目的： 學會使用 VHDL語言設計數(shù)字單元電路的方法 。 掌握用 VHDL語言設計的數(shù)字單元電路的調試 ， 波形仿真的方法 。 燕山大學電子實驗中心 （一）基于 VHDL的組合邏輯電路設計 用 VHDL語言編寫實現(xiàn)下列器件功能的程序并進行編譯、波形仿真。 LED譯碼器 1:4數(shù)據(jù)分配器 （功能說明見實驗二 .(二 ).6） （功能說明見實驗二 .(二 ).2） 7位奇偶校驗電路（功能說明見實驗二 .(二 ).4） ，設計 4位二進制數(shù)字比較器 燕山大學電子實驗中心 （二）基于 VHDL的時序電路設計 用 VHDL語言編寫實現(xiàn)下列器件功能的程序并進行編譯 、 波形仿真與器件編程 ，并測試其功能 。 （ 1）觸發(fā)器和鎖存器：設計一個 D觸發(fā)器 （ 2）計數(shù)器，設計一位十進制計數(shù)器（ BCD碼計數(shù)器） 注： VHDL程序范例見附件 1“ 六進制計數(shù)器 ” 燕山大學電子實驗中心 （二）時序電路設計 （ 3） 4位移位寄存器設計 a. 4位右移寄存器功能要求 ， 四位數(shù)據(jù)并行一次輸入 ， 串行右移依次輸出 ， 高位填充 “ 0” 。 b. 4位左移寄存器 2功能要求 ， 四位數(shù)據(jù)串行左移依次輸入 ， 并行一次輸出 。 燕山大學電子實驗中心 VHDL語言設計范例 燕山大學電子實驗中心 實驗五數(shù)字系統(tǒng)設計綜合實驗 （ 一 ） 設計一個十進制脈沖計數(shù)裝置 1． 電路元器件： 燕山大學電子實驗中心 (一 )設計一個十進制脈沖計數(shù)裝置 2． 實驗步驟 （ 1） 自行設計 BCD7段 LED譯碼器 、 十進制計數(shù)器； （ 2） 對所設計電路進行仿真 、 綜合 、 編程下載； （ 3） 將所設計的元器件進行連接 ， 構成十進制計數(shù)器顯示裝置 。 燕山大學電子實驗中心 3． 實驗說明 實驗系統(tǒng)數(shù)碼管顯示模塊：設計了 6個共陰七段數(shù)碼管如下圖 ， 數(shù)碼管段選線 LED_PORT（ A、 B、 C、 D、 E、 F、 G、DP） 高電平有效 ， 數(shù)碼管位選線 LED_CS（ LED LEDLED LED LED LED6） 高電平有效 。 燕山大學電子實驗中心 （二）設計一個 1位 BCD加法器并顯示計算結果的裝置 1． 元器件： BCD7段 LED譯碼器 ， 7段共陰數(shù)碼顯示器 ， 進位指示燈 （ 亮表示有進位 ， 滅表示無進位 ） ， BCD碼加法器 ， 電平開關 （ 4bit 2） 。 2． 實驗要求 該裝置輸入兩路 BCD數(shù)據(jù) （ 被加數(shù)與加數(shù) ） 后 ，再輸入一個啟動運算脈沖 ， 加法器完成加法運算并將運算結果顯示出來 （ 7段 LED顯示和數(shù) ，LED指示燈顯示進位 ,若輸入數(shù)據(jù)不是 BCD數(shù) ，應顯示錯誤符 E） 。 燕山大學電子實驗中心 （ 三）設計一個檢測 10bits代碼中 “ 1”的個數(shù)并顯示檢測結果的裝置 要求： 設計檢測 10位二進制代碼中 “ 1”的個數(shù)的檢測器，檢測結果經(jīng) BCD7段譯碼器，在數(shù)碼管顯示檢測結果。利用實驗系統(tǒng)的資源，對設計的電路進行組裝和功能檢測。 燕山大學電子實驗中心 （ 四）設計一個 10秒定時器并顯示及時數(shù)的裝置 任務與要求： 設計一個四兆分頻器 ， 十進制計數(shù)器 ，BCD7段譯碼器 ， 利用實驗系統(tǒng)的資源 ，對設計的電路進行組裝和功能檢測 。 定時器要求有啟動定時器工作的按鈕 。 燕山大學電子實驗中心 （五）設計 1秒移動一位的 10bit循環(huán)跑馬燈裝置 任務與要求：設計一個 1秒移動一位的 10位循環(huán)移位寄存器 ， 并用 LED指示燈觀察移動效果 。 利用實驗系統(tǒng)的資源 ， 對設計的電路進行組裝和功能檢測 。 燕山大學電子實驗中心 （六）數(shù)字鐘設計 任務與要求： 充分利用 CPLD實驗系統(tǒng)提供的硬件資源，用 VHDL語言（或 VHDL語言與組合邏輯圖像結合）設計一個分（兩位）、秒（兩位）計時器。 燕山大學電子實驗中心 Maxplus2使用整體流程 原理圖設計（或 VHDL） 編譯 波形仿真 器件選擇 編譯 管腳分配 編譯 下載 燕山大學電子實驗中心
教學課件相關推薦
鄂ICP備17016276號-1