freepeople性欧美熟妇, 色戒完整版无删减158分钟hd, 无码精品国产vα在线观看DVD, 丰满少妇伦精品无码专区在线观看,艾栗栗与纹身男宾馆3p50分钟,国产AV片在线观看,黑人与美女高潮,18岁女RAPPERDISSSUBS,国产手机在机看影片

正文內(nèi)容

fpga基本設計流程ppt課件-在線瀏覽

2025-06-22 12:14本頁面
  

【正文】 GA/CPLD的 EDA開發(fā)流程 : 設計輸入 (原理圖/ HDL文本編輯 ) 1. 圖形輸入 圖形輸入 原理圖輸入 狀態(tài)圖輸入 波形圖輸入 2. HDL文本輸入 設計輸入 (原理圖/ HDL文本編輯 ) 這種方式與傳統(tǒng)的計算機軟件語言編輯輸入基本一致 。 就是將使用了某種硬件描述語言 (HDL)的電路設計文本 , 如 VHDL或 Verilog的源程序 , 進行編輯輸入 。 綜合 整個綜合過程就是將設計者在 EDA平臺上編輯輸入的 HDL文本 、 原理圖或狀態(tài)圖形描述 , 依據(jù)給定的硬件結構組件和約束控制條件進行編譯 、優(yōu)化 、 轉(zhuǎn)換和綜合 , 最終獲得門級電路甚至更底層的電路描述網(wǎng)表文件 。 適配 適配器也稱結構綜合器,它的功能是將由綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標器件中,使之產(chǎn)生最終的下載文件,如 JEDEC、 Jam格式的文件。 邏輯綜合通過后必須利用適配器將綜合后網(wǎng)表文件針對某一具
點擊復制文檔內(nèi)容
教學課件相關推薦
文庫吧 www.dybbs8.com
備案圖鄂ICP備17016276號-1