邏輯器件fpgappt課件-在線瀏覽
2025-06-22 06:26本頁(yè)面
【正文】 O I E O I E O I E O I E OI E OI E O?I / O 單元I E OI E O?IOE位于行通道行和 列通道 的 末端 。 FLEX10K器件的 I/O單元（ IOE）驅(qū)動(dòng)的。 當(dāng) IOE作為專(zhuān)用時(shí)鐘引腳時(shí)，這些寄存器提供了特殊的功能。 22 (1) 嵌入陣列塊 (EAB)實(shí)現(xiàn)存儲(chǔ)功能 , 可實(shí)現(xiàn)乘法器、微控制器、狀態(tài)機(jī)和 DSP等復(fù)雜的邏輯功能 。 FLEX10K器件 內(nèi)部結(jié)構(gòu) 23 重修改編程 , 在系統(tǒng)現(xiàn)場(chǎng)下載 。 ISP（ In_System Programmability）： 是指對(duì)整個(gè)電子系統(tǒng)進(jìn)行 邏輯重構(gòu) 和修改功能的能力。 ISP的含義和 在系統(tǒng)可編程 (ISP)邏輯器件 (P61) 在系統(tǒng)可編程技術(shù)（ ISP） ( P 61 ) 24 適配板（含芯 片）介紹 下載編程端口 適配口 IC座 實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng) CPLD采用 CMOS EEPROM 工藝，可電擦除、可重復(fù)編程。需用專(zhuān)門(mén)的 ROM進(jìn)行數(shù)據(jù)配置 . FLEX 10K器件還包括一個(gè)優(yōu)化界面，允許微處理器以串行方式或并行方式，同步方式或異步方式對(duì)FLEX 10K器件進(jìn)行配置。 26 CPLD和 PFGA的 主要區(qū)別 (是什么 ? 特點(diǎn) ?) 什么是 CPLD ? 什么是 FPGA? 一 . 結(jié)構(gòu)上的不同 (根據(jù)器件互聯(lián)結(jié)構(gòu)不同 ): FPGA : FPGA：現(xiàn)場(chǎng)可編程門(mén)陣列 1) 內(nèi)部互聯(lián)結(jié)構(gòu)由多種長(zhǎng)度的連線資源組成，每次布線的延遲可不同，屬統(tǒng)計(jì)型結(jié)構(gòu) 。 3) 采用 SRAM工藝 含查找表邏輯單元 (FPGA) 圖 LE結(jié)構(gòu)圖 CPLD和 PFGAde 27 (P31) 圖 LE結(jié)構(gòu)圖 邏輯單元 (LE) 數(shù)據(jù) 1 Lab 控制 3 LE 輸出 進(jìn)位鏈 級(jí)聯(lián)鏈 查找表 (LUT) 清零和 預(yù)置邏輯 時(shí)鐘選擇 進(jìn)位 輸入 級(jí)聯(lián)輸入 進(jìn)位輸出 級(jí)聯(lián)輸出 Lab 控制 1 CLRN D Q 數(shù)據(jù) 2 數(shù)據(jù) 3 數(shù)據(jù) 4 Lab 控制 2 Lab 控制 4 LE是 LEX10K 結(jié)構(gòu)的最小單元 (LUT)。 。 專(zhuān)用高速數(shù)據(jù)通道 , 用相鄰的 LUT分別計(jì)算函數(shù)的各個(gè)部分 ,實(shí)現(xiàn)高速數(shù)據(jù)傳輸 LUT是一種函數(shù)發(fā)生器，它能快速計(jì)算 4個(gè)變量的任意函數(shù)。 2 ) 邏輯單元主要由與或陣列組成，該結(jié)構(gòu)來(lái)自典型器件PAL, GAL器件的結(jié)構(gòu) 。 積項(xiàng)和 30 二 .集成度不同 CPLD EEPROM 500—50 000門(mén) (顆粒大，容量有限。 四 . 使用方法的不同 ( 生產(chǎn)工藝不同 ) FPGA采用 RAM工藝 。 31 CPLD 與 FPGA的選擇 CPLD選用 : 。 。 5. ISP特性 , 編程加密 。 2大規(guī)模設(shè)計(jì) ( 5000數(shù)百萬(wàn)門(mén) )。 , 仿真 。 6. 需用專(zhuān)門(mén)的 ROM進(jìn)行數(shù)據(jù)配置 . 32 ?主要差別： ? 1） CPLD：與 或陣列 ?2）工藝不同 ? CPLD： EPROM工藝 ?FPGA： SRAM工藝 ? 3）容量不同 ? 由于 FPGA采用 SRAM工藝， CPLD采用FLASH技術(shù)， ? FPGA和 CPLD在觸發(fā)器數(shù)目、單元功能、速度、功耗等均由所不同。 34 Altera器件結(jié)構(gòu)的演變過(guò)程 全局連線 可編程連線陣裂 增強(qiáng)行可編程連線陣裂 快速通道連接 Classic MAX 5000 FLEX 10K FLEX 8000 FLEX 6000 MAX 9000 MAX 7000 35 FPGA/CPLD多電壓兼容系統(tǒng) 內(nèi)核電壓 、 接受 、 或者 輸入 輸出電位 標(biāo)準(zhǔn) Vccio 36 02468101992 1993 1994 1995 1996 1997 1998 1999 2022 2022電壓 V V V V 崩潰電壓 供電電壓 工藝改進(jìn) , 促使 FPGA/CPLD供電電壓降低 37 FPGA/CPLD生產(chǎn)商 ALTERA FPGA： FLEX系列： 10K、 10A、 10KE， EPF10K30E APEX系列： 20K、 20KE EP20K200E ACEX系列： 1K系列 EP1K EP1K100 STRATIX系列： EP1系列 EP1S EP1S120 CPLD： MAX7000/S/A/B系列： EPM7128S MAX9000/A系列 FPGA： XC3000系列， XC4000系列， XC5000系列 Virtex系列 SPARTAN系列： XCS XCS XCS30 CPLD： XC9500系列： XC9510 XC95256 XILINX LATTICE 其他公司 38 39 40 FPGA的配置模式 P55 FPGA 的 配置 模式是指 FPGA用來(lái)完成設(shè)計(jì)時(shí)的邏輯配置 和外部連接方式。 只有經(jīng)過(guò)邏輯 配置 后，才能實(shí)現(xiàn)用戶(hù)需要的邏輯功能。 41 表 XC2022/XC3000/XC3100及 XC4000系列的配置模式 主動(dòng)串行配置模式 主動(dòng)并行配置模式 從動(dòng)串行配置模式 42 計(jì)算機(jī)打印口 下載電纜 CPLD/FPGA適配板或含CPLD/FPGA數(shù)字系統(tǒng)板 下載芯片（編程） JTAG口 43 (1) CPLD的 ISP方式編程 CPLD編程下載連接圖 TCK、 TDO、 TMS、 TDI為CPLD的 JTAG口 對(duì) CPLD編程 44 CPLD和 FPGA的編程與配置 圖 10芯下載口 引腳 1 2
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1