fpga可編程邏輯器ppt課件-在線瀏覽
2025-06-18 23:06本頁面
【正文】 8個(gè) ? 輸出邏輯宏單元 8個(gè) （含或門陣列） OLMC（ OUTPUT LOGIC Macro Cell） ? 時(shí)鐘，選通 1個(gè)可編程的與陣列 8個(gè)輸入緩沖器 8個(gè)輸出/反饋緩沖器 8個(gè)三態(tài)輸出緩沖器 8個(gè)輸出邏輯宏單元 1個(gè)時(shí)鐘輸入CLK 緩沖器 1個(gè)輸出使能緩沖器 OLMC結(jié)構(gòu) 輸出邏輯宏單元（ OLMC）結(jié)構(gòu) D觸發(fā)器 或門 異或門 多路開關(guān) 多路開關(guān) 多路開關(guān) 多路開關(guān) 1)D觸發(fā)器 鎖存或門的輸出狀態(tài)，使GAL可構(gòu)成時(shí)序邏輯電路 2)4個(gè)多路開關(guān) PTMUX：控制來自與陣列的第一乘積項(xiàng) TSMUX:選擇輸出三態(tài)緩沖器的選通信號(hào) FMUX:決定反饋信號(hào)的來源 OMUX:控制輸出信號(hào)是否鎖存 3)異或門 用于控制輸出信號(hào)的極性 OLMC組成 ? 8輸入或門構(gòu)成或門陣列 ? 異或門控制輸出信號(hào)的極性 （ XOR為 1時(shí)，輸出反相） ? D觸發(fā)器寄存數(shù)據(jù)，完成時(shí)序電路功能 ? 整個(gè) GAL16V8的 CK、 OE共用 ? 四個(gè)多路器（由 AC0， AC1控制） ? PTMUX：選擇輸入 OMUX：選擇輸出 ? TSMUX：選擇輸出三態(tài)門的控制信號(hào) ? FMUX：選擇反饋信號(hào) OLMC的組態(tài)結(jié)構(gòu) ? 由 SYN、 AC0， AC1(n)控制 ? 101 － 專用輸入模式 ? 100 － 專用輸出模式 ? 111 － 選通組合輸出模式 ? 010 － 時(shí)序模式 ? 011 － 在時(shí)序電路中的組合輸出 OLMC工作在專用輸入模式。 ?只有整體擦除時(shí)才能擦除加密單元 ? 整體擦除位 1位 復(fù)雜可編程邏輯器件－ CPLD ? 典型的 CPLD是由 PLD模塊陣列組成，陣列之間有可編程的互連結(jié)構(gòu) PLD PLD PLD PLD PLD PLD 類似于 PAL 可編程的連線 Altera MAX7000 CPLD 邏輯陣列模塊 可編程 IO模塊 MAX7000內(nèi)部結(jié)構(gòu) ? 邏輯陣列塊 LAB，實(shí)現(xiàn)用戶設(shè)計(jì)的邏輯功能，每個(gè) LAB內(nèi)部包含 16個(gè)邏輯宏單元（ MacroCell）。 ? 可編程連線陣列 PIA，為 LAB之間的信號(hào)提供連接所需的通道。 ? 宏單元是 PLD的基本結(jié)構(gòu)，由它來實(shí)現(xiàn)基本的邏輯功能。 ? 可編程連線負(fù)責(zé)信號(hào)傳遞，連接所有的宏單元。 ? INPUT/GCLK1， INPUT/GCLRn, INPUT/OE1, INPUT/OE2 是全局時(shí)鐘，清零和輸出使能信號(hào)，這幾個(gè)信號(hào)有專用連線與 PLD中每個(gè)宏單元相連，信號(hào)到每個(gè)宏單元的延時(shí)相同并且延時(shí)最短 宏單元內(nèi)部結(jié)構(gòu) 乘積項(xiàng)邏輯陣列 乘積項(xiàng)選擇矩陣 可編程 觸發(fā)器 宏單元內(nèi)部結(jié)構(gòu) ? 乘積項(xiàng)邏輯陣列和乘積項(xiàng)選擇矩陣：實(shí)現(xiàn)輸入信號(hào)的組合邏輯 ? 可編程觸發(fā)器模塊：實(shí)現(xiàn)時(shí)序邏輯。 ? 擴(kuò)展乘積項(xiàng)：對(duì)于更加復(fù)雜的邏輯功能，需要附加的乘積項(xiàng)來實(shí)現(xiàn)，有并聯(lián)擴(kuò)展乘積項(xiàng)和串連擴(kuò)展乘積項(xiàng)兩種形式。 ? 較高的擺率意味著輸出驅(qū)動(dòng)必須克服線路的寄生容抗，這將導(dǎo)致：一是電路的功耗加大；二是驅(qū)動(dòng)寄生電容時(shí)會(huì)導(dǎo)致電源引線和地引線上的噪聲電壓。 可編程連線陣列 ? 在各個(gè)邏輯宏單元之間以及邏輯宏單元與I/O單元之間提供信號(hào)連接的網(wǎng)絡(luò) ? CPLD中一般采用固定長(zhǎng)度的線段來進(jìn)行連接，因此信號(hào)傳輸?shù)难訒r(shí)是固定的，使得時(shí)間性能容易預(yù)測(cè)。 FPGA結(jié)構(gòu)原理圖 IOB CLB包含多個(gè)邏輯單元 PIC ?內(nèi)部結(jié)構(gòu)稱為 LCA（ Logic Cell Array）由三個(gè)部分組成： ?可編程邏輯塊（ CLB）
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1