【正文】 配套教學(xué)軟件實驗演示部分：“模擬 EDA 實驗演示”的 POWER POINT。增加的 20 7 插針信號與目標(biāo)芯片的連接方式可參考“實驗電路結(jié)構(gòu) ”和附圖 213。平時應(yīng)該短路“ PIO48” (23) 目標(biāo)芯片萬能適配座 CON1/2 ：在目標(biāo)板的下方有兩條 80 個插針插座（ GW48CK 系統(tǒng)），其連 接信號如附圖 11B 所示，此圖為用戶對此實驗開發(fā)系統(tǒng)作二次開發(fā)提供了條件。模式選擇為“ A”。 (22)跳線座 SPS ：短接“ T_F”可以使用在系統(tǒng)頻率計。 (21) 下載控制開關(guān) ：在系統(tǒng)板的左側(cè)第 3 個開關(guān)。 （ 20） 系統(tǒng)復(fù)位鍵： 此鍵是系統(tǒng)板上負(fù)責(zé)監(jiān)控的微處理器的復(fù)位控制鍵，同時也與接口單片機(jī)的復(fù)位端相連。 （ 19） AIN0 的特殊用法 ：系統(tǒng)板上設(shè)置了一個比較器電路，主要以 LM311 組成。其輸入口是 0809的 IN1（與外接口 AIN1 相連，但當(dāng) AIN1 插入外輸入插頭時， VR1 將與 IN1 自動斷開）。 2．左下角撥碼開關(guān)的“轉(zhuǎn)換結(jié)束”使能，則使 EOC(7)?PIO36，由此可使目標(biāo)芯片對 ADC0809 的轉(zhuǎn)換狀態(tài)進(jìn)行測控。 注意： 不用 0809 時，需將左下角的撥碼開關(guān)的“ A/D 使能”和“轉(zhuǎn)換結(jié)束”打為禁止：向上撥，以避免與其他電路沖突。通過適當(dāng)設(shè)計，目標(biāo)芯片可以完成對 ADC0809 的工作方式確定、輸入端口選擇、數(shù)據(jù)采集與處理等所有控制工作 ,并可通過系統(tǒng)板提 供的譯碼顯示電路，將測得的結(jié)果顯示出來。 注意，進(jìn)行 D/A 接口實驗時，需打開左側(cè)第 2 個開關(guān)，獲得 +/12 伏電源，實驗結(jié)束后關(guān)上此電源。它們之間的連接方式可參閱“實驗電路結(jié)構(gòu) ” ： D/A的模擬信號的輸出接口是“ AOUT”，示波器可掛接左下角的兩個 連接端。而當(dāng)需要使 PC 機(jī)的 RS232 串行接口與單片機(jī)的 和 口相接時，則應(yīng)將開關(guān)向下打“ TO MCU”既可（平時不用時也應(yīng)保持在個位置）。 （ 15） RS232 串行通訊接口 ：此接口電路是為單片機(jī)與 PC 機(jī)通訊準(zhǔn)備的，由此可以使 PC 機(jī)、單片機(jī)、 FPGA/CPLD 三者實現(xiàn)雙向通信。平時此開關(guān)向下打，不要影響 FPGA 的工作。 6 注意 1，對于 GW48GK/PK 系統(tǒng)，實驗板左側(cè)有一開關(guān)，向上撥，將 RS232 通信口直接與 FPGA 的PIO31 和 PIO30 相接；向下?lián)軇t與 89C51 單片機(jī)的 P30 和 P31 端口相接。 （ 13） VGA 視頻接口 ：通過它可完成目標(biāo) 芯片對 VGA 顯示器的控制。通過此口可以進(jìn)行奏樂或了解信號的頻率。 注意，對于 GW48GK/PK 系統(tǒng)，時鐘選擇比較簡單：每一頻率組僅接一個頻率輸入口，如低頻端的 4 個頻率通過短路帽，可選的時鐘輸入口僅為 CLOCK2，因 此對于 GW48GK/PK，總共只有 4 個時鐘可同時輸入 FPGA： CLOCK0、 CLOCK CLOCK CLOCK9。需要特別注意的是，每一組頻率源及其對應(yīng)時鐘輸入端，分別只能插一個短路帽。它們分別對應(yīng)三組時鐘輸入端。對于“ CLOCK0” JP1C，同時只能插一個短路帽，以便選擇輸向“ CLOCK0”的一種頻率： 信號頻率范圍： 1Hz – 50MHz（對 GW48CK系統(tǒng)） 信號頻率范圍： – 50MHz（對 GW48GK系統(tǒng)） 信號頻率范圍： – 100MHz（對 GW48PK 系統(tǒng)） , 由于 CLOCK0 可選的頻率比較多，所以比較適合于目標(biāo)芯片對信號頻率或周期測量等設(shè)計項目的信號輸入端。 （ 10）“ 時鐘頻率選擇” P1A/JP1B/JP1C ：為時鐘頻率選擇模塊。 （ 8） 數(shù)碼管 1~8/發(fā)光管 D1~D16 ：也受“多任務(wù)重配置”電路控制，它們的連線形式也需參照第二節(jié)的電路圖。 （ 6） 鍵 1~鍵 8 ：為實驗信號控制鍵，此 8 個鍵受“多任務(wù)重配置”電路控制，它在每一張電路圖中的功能及其與主系統(tǒng)的連接方式隨 SW9 的模式選擇而變，使用中需參照第二節(jié)中的電路圖。來自 PC 機(jī)的下載控制信號和CPLD/FPGA 的目標(biāo)碼將通過此口，完成對目標(biāo)芯片的編程下載。例如，若系統(tǒng)上插的目標(biāo)器件是 EP1K30/50/100或 EPF10K30E/50E 等，要求將主板上的跳線座“ JVCC”短路帽插向“ ”一端；將跳線座“ JV2”短路帽插向“ +”一端（如果是 5V 器件，跳線應(yīng)插向“ ”）。注意，對于 GW48GK/PK，只有一個下載座： ByteBlasterMV，是通用的。此接口插座可適用于不同的 FPGA/CPLD（注意， 此接口僅適用于 5V工作電源的 FPGA 和 CPLD； 5V 工作電源必須由被下載系統(tǒng)提供）的配置和編程下載。 （ 3） J3B/J3A：如果僅是作為教學(xué)實驗之用，系統(tǒng)板上的目標(biāo)芯片適配座無須拔下，但如果要進(jìn)行應(yīng)用系統(tǒng)開發(fā)、產(chǎn)品開發(fā)、電子設(shè)計競賽等開發(fā)實踐活動，在系統(tǒng)板上完成初步仿真設(shè)計后，就有必要將連有目標(biāo)芯片的適配座拔下插在自己的應(yīng)用系統(tǒng)上（如 GWDVP 板）進(jìn)行調(diào)試測試?？捎玫哪繕?biāo)芯片包括目前 數(shù)模轉(zhuǎn)換器件模數(shù)轉(zhuǎn)換器件鼠標(biāo)接口P S / 2 接口單片機(jī)接口器件S1在線下載接口接口電路切換座模塊配置/下載在系統(tǒng)電位器VR1顯示控制器件 2顯示控制器件 1檢測電源在線下載通訊接口電路接口模擬接口模式配置鍵系統(tǒng)復(fù)位鍵B鍵A5V ,+/12V3.3V, 2.5V1.8V電壓源模塊S W G 9模式指示C O N 1B2適配座目標(biāo)芯片J3B在線下載口目標(biāo)板插座 1目標(biāo)板插座 2 C O N 221CPLD/FPGA目標(biāo)芯片EDA實驗開發(fā)數(shù)碼5數(shù)碼4數(shù)碼3數(shù)碼2D5D4D3D2鍵8鍵1頻率計時鐘頻率選擇JP1AJP1BJP1C中頻組 高頻組低頻組C l o ck0U A R T 接口時鐘發(fā)生電路接口電路視頻接口電路RS232B8B4B3VGAV G A視頻接口R S 2 3 2J8C38揚聲器50M 晶振ASICKONXIND/A信號輸出A/D信號輸入A/D信號輸入J2AOUTAIN1AIN0JP2D9D10D11D12D16D15D14D13鍵2鍵3鍵4鍵7鍵6鍵5B y t e B l a st e r M VB y t e B l a st e r散熱器數(shù)碼8數(shù)碼7數(shù)碼6數(shù)碼1F U S EK1電源開關(guān)D8D7D6D1 附圖 11A GW48CK 實驗開發(fā)系統(tǒng)的板面結(jié)構(gòu)圖 5 世界上最大的六家 FPGA/CPLD 廠商幾乎所有 CPLD、 FPGA 和所有 ispPAC 等模擬 EDA 器件 。 （ 2） B2 ：這是一塊插于主系統(tǒng)板上的目標(biāo)芯片適配座。這些結(jié)構(gòu)如第二節(jié)的 13 張實驗電路結(jié)構(gòu)圖所示。系統(tǒng)板面主要部件及其使用方法說明如下（請參看相應(yīng)的實驗板板面和附圖 11A）。因而，從物理結(jié)構(gòu)上看，實驗板的電路結(jié)構(gòu)是固定的，但其內(nèi)部的信息流在主控器的控制下，電路結(jié)構(gòu)將發(fā)生變化。 二、 GW48 系統(tǒng) 主板結(jié)構(gòu)與使用方法 附圖 11A 為 GW48CK 型 EDA 實驗開發(fā)系統(tǒng)的主板結(jié)構(gòu)圖（ GW48GK/PK型未畫出，具體結(jié)構(gòu)說明應(yīng)該參考實物主板），該系統(tǒng)的實驗電路結(jié)構(gòu)是可控的。 i:跳線座“ SPS” 默認(rèn)向下短路（ PIO48）；右側(cè)開關(guān)默認(rèn)向下（ TO MCU）。 g: GW48 詳細(xì)使用方法可參見《 EDA 技術(shù)實用教程》配套教學(xué)軟件 *.ppt。 e： 對工作電源為 5V 的 CPLD（如 1032E/1048C、 95108 或 7128S 等）下載時。 d： 換目標(biāo)芯片時要特別注意，不要插反或插錯，也不要帶電插拔，確信插對后才能開電源。 EDA 技術(shù)實驗講義 （含 GW48 系列實驗開發(fā)系統(tǒng)詳細(xì)使用說明） 杭州康芯電子有限公司 2 目 錄 第一章 GW48 EDA 系統(tǒng)使用說明 第一節(jié) GW48 教學(xué)實驗系統(tǒng)原理與使用介紹 第二節(jié) 實驗電路結(jié)構(gòu)圖 第三節(jié) GW48CK/GK EDA 系統(tǒng)和 GWDVPB 應(yīng)用板 第二章 GWAK30+/50+適配板使用說明 第三章 GW48 系統(tǒng)專用配套之 GWDVPB 電子設(shè)計應(yīng)用板使用說明 第四章 FPGA/CPLD 結(jié)構(gòu) 第五章 原理圖輸入設(shè)計方法 第六章 VHDL 設(shè)計初步 第一節(jié) 2 選 1 多路選擇器的 VHDL 描述 第二節(jié) 寄存器描述及其 VHDL 語言現(xiàn)象 第三節(jié) VHDL 文本輸入設(shè)計方法初步 【實驗 1】 1 位全加器 VHDL 文本輸入設(shè)計 【實驗 2】 2 選 1 多路選擇器 VHDL 設(shè)計 【實驗 3】 8 位硬件加法器 VHDL 設(shè)計 【實驗 4】 含異步清 0 和同步時鐘使能的 4 位加法計數(shù)器 【 實驗 5】 7 段數(shù)碼顯示譯碼器設(shè)計 【 實驗 6】 數(shù)控分頻器的設(shè)計 【 實驗 7】 用狀態(tài)機(jī)實 現(xiàn)序列檢測器的設(shè)計 【實驗 8】 用狀態(tài)機(jī)對 ADC0809 的采樣控制電路實現(xiàn) 【實驗 9】 波形發(fā)生與掃頻信號發(fā)生器電路設(shè)計 第七章 GWCNF 型 FPGA 掉電保護(hù)配置器應(yīng)用 第八章 GW48PK 系統(tǒng) LCD 液晶屏使用方法 杭州康芯電子有限公司： 電話： 057188212487； EMail： 3 第一章 GW48 SOC/EDA 系統(tǒng)使用說明 第一節(jié) GW48 教學(xué)實驗系統(tǒng)原理與使用介紹 一、 GW48 系統(tǒng) 使用注意事項 a： 閑置不用 GW48 EDA/SOC 系統(tǒng)時，關(guān)閉電源，拔下電源插頭?。?！ b： EDA 軟件安裝方法可參見光盤中相應(yīng)目錄中的中文 ； 詳細(xì)使用方法可參閱本書或《 EDA 技術(shù)實用教程》、或《 VHDL 實用教程》中的相關(guān)章節(jié)。 c： 在實驗中，當(dāng)選中某種模式后，要按一下右側(cè)的 復(fù)位鍵 ，以使系統(tǒng)進(jìn)入該結(jié)構(gòu)模式工作。其它接口都可帶電插拔（當(dāng)適配板上的 10 芯座處于左上角時，為正確位置）。最好將系統(tǒng)的電路“模式”切換到“ b”，以便使工作電壓盡可能接近 5V。 h:主板左側(cè) 3 個開關(guān)默認(rèn)向下，但靠右的開關(guān)必須打向上（ DLOAD），才能下載。 j:左下角撥碼開關(guān)除第 4 檔“ DS8 使能”向下?lián)埽?8 數(shù)碼管顯示使能）外，其余皆默認(rèn)向上撥。即可通過控制接口鍵 SW9，使之改變連接方式以適應(yīng)不同的實驗需要。這種“多任務(wù)重配置”設(shè)計方案的目的有3 個： ；2. 適應(yīng)更多的 PLD 公司的器件； 3. 適應(yīng)更多的不同封裝的 FPGA 和 CPLD 器件。 以下是對 GW48 系統(tǒng)主板功能塊的注釋，但請注意，有的功能塊僅 GW48GK 獲 GW48PK 系統(tǒng)存在： （ 1） SW9 ：按動該鍵能使實驗板產(chǎn)生 12 種不同的實驗電路結(jié)構(gòu)。例如選擇了“ ”圖，須按動系統(tǒng)板上的SW9 鍵，直至數(shù)碼管 SWG9顯示“ 3”，于是系統(tǒng)即進(jìn)入了 圖所示的實驗電路結(jié)構(gòu)。對于不同 附圖 11B、 GW48GK/PK 系統(tǒng)目標(biāo)板插座引腳信號圖 附表 11 在線編程坐各引腳與不同 PLD 公司器件編程下載接口說明 PLD 公司 LATTICE ALTERA/ATMEL XILINX VANTIS 編程座 引腳 IspLSI CPLD FPGA CPLD FPGA CPLD TCK (1) SCLK TCK DCLK TCK