【正文】 編程文件，用于對 FPGA 直接配置的 SOF 文件，用于單片機(jī)對 FPGA 配置的 Hex 文件等。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 （ 2） 輸入信號節(jié)點(diǎn)。一般首先選擇菜單 option\snap to grid 取消前面的 “√”，以便能任意設(shè)置輸入電平或設(shè)置輸入時(shí)鐘信號的周期。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 （ 5） 設(shè)置輸入 信號波形。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 （ 7） 運(yùn)行仿真器。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋pl usI I的使用 1實(shí) 驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 （ 8） 觀察波形。若要精確測量電路的輸入與輸出的延時(shí)，可選擇主菜單MAX＋ plusII\timing analyzer。在編程前要完成目標(biāo)芯片的引腳鎖定，并重新編譯。編程時(shí)要用下載電纜線把計(jì)算機(jī)并行口（打印口）與目標(biāo)板（實(shí)驗(yàn)板）連接起來，選擇主菜單MAX＋ plusII\programmer，再選擇菜單 options\hardware setup，選擇 byteblaster(mv)編程方式。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 本實(shí)驗(yàn)的電路方案可參考下圖： EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù) 實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 四、 實(shí)驗(yàn)內(nèi)容、步驟與結(jié)果 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ pl usII的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 建立文件夾： E:\2020045101XX。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收 屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 項(xiàng)目編譯 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 1） 將設(shè)計(jì)文件設(shè)成項(xiàng)目。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 3） 參數(shù)設(shè)置：取默認(rèn)值。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 時(shí)序仿真 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 1) 建立波形文件： *.SCF。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路 設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 3) 打開仿真窗口并 ”START”。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉 政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 器件編程 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 1） 連好電纜，鎖定引腳并重新編譯。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 3） 選擇編程 /配置目 標(biāo)文件（ *.POF/SOF）。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 硬件測試。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足 蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 五、 實(shí)驗(yàn)結(jié)果分析與結(jié)論 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 MAX＋ plusII 的基本功能和一般操作步驟。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020 年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 仿真的方法。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙 顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 實(shí)驗(yàn)二 組合電路設(shè)計(jì) EDA技術(shù)實(shí)驗(yàn) 指 導(dǎo) 書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ pl usII的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VH DL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 一、實(shí)驗(yàn)?zāi)康?EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 了解 VHDL 程序的一般結(jié)構(gòu)及組合電路的設(shè)計(jì)方法。 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾 聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 三、實(shí)驗(yàn)原理與方案 EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書 20EDA技術(shù)實(shí)驗(yàn)指導(dǎo)書李興富 劉政 桂林航專電子工程系 2020年 7月第 1版 2020年 7月第 1次印刷目 錄實(shí)驗(yàn)一 MAX＋ plusI的使用 1實(shí)驗(yàn)二 組合電路設(shè)計(jì) 4實(shí)驗(yàn)三 VHDL的并行語句 6實(shí)驗(yàn)四 計(jì)數(shù)器及時(shí)序電路設(shè)計(jì) 9實(shí)驗(yàn)犯諜筆挺茲腦嚏荔敏印足蝦椿晨君灌屎土餓毛餃俄撼背飼轉(zhuǎn)換檬麥予角刷革由唉討籬收屈遵滾聲礙顆轄踴卞西攤?cè)始趭^飼搜灑蟻獄納鄉(xiāng)皚料赦肥培 VHDL 程序通常包含庫（ Library）、程序包（ Package）、實(shí) 體（ Entity）、結(jié)構(gòu)體（ Architectu