【正文】 8820A 、 8 1 1 8 8 A 、 81500A 速度等級(jí) E P C ： 1064 、 1064V 、 1213 、 1441 、 1 、 2 、 4 、 8 、 16 E P M ： 7032 、 7064 、 7096 、 7032S 、 7064S 、 7128S 、 7160S 、 引腳數(shù)目 7192S 、 7256S 、 7128A 、 7256A 、 7 0 3 2 A E 、 7 0 6 4 A E 、 7 1 2 8 A E 、 7 2 5 6 A E 、 7 5 1 2 A E 、 7032B 、 7064B 、 7128B 、 7256B 、 7512B 、 3032A 、 3064A 、 3128A 、 3256A 、 9320 、 工作溫度 9400 、 9480 、 9560 、 9320A 、 9560A C ：民用品溫度（ 0 176。 C ～ 70 176。 C ～ 85 176。 C ～ 70 176。 C ～ 85 176。有關(guān)器件的具體封裝形式、引腳數(shù)目、速度等級(jí)、工作溫度、工作電壓等性能參數(shù)，請(qǐng)瀏覽 Altera公司的網(wǎng)站（ Altera常用器件 ? MAX 7000器件 ? 1． MAX 7000性能特點(diǎn) ? MAX 7000器件與 MAX 9000及 MAX 5000器件都是基于乘積項(xiàng)結(jié)構(gòu)的 PLD，特別適用于實(shí)現(xiàn)高速、復(fù)雜的組合邏輯。 MAX 7000器件提供多達(dá) 5000個(gè)可用門(mén)和在系統(tǒng)可編程（ ISP）功能，其引腳到引腳延時(shí)快達(dá) 5ns，計(jì)數(shù)器頻率高達(dá) 。 ? MAX 7000器件具有附加全局時(shí)鐘，輸出使能控制，連線資源和快速輸入寄存器及可編程的輸出電壓擺率控制等增強(qiáng)特性。 ? MAX 7000器件可 100%模仿 TTL，可高密度地集成 SSI（小規(guī)模集成）、 MSI（中規(guī)模集成）和 LSI（大規(guī)模集成）等器件的邏輯。 MAX 7000器件在速度，密度和 I/O資源方面可與通用的掩膜式門(mén)陣列相媲美，可以用作門(mén)陣列的樣片設(shè)計(jì)。 ? MAX 7000器件采用 CMOS EEPROM 單元實(shí)現(xiàn)邏輯功能。在開(kāi)發(fā)和調(diào)試階段，可快速而有效地反復(fù)編程 MAX 7000器件，并保證可編程，擦除 100次以上。在設(shè)計(jì)中，使影響速度的關(guān)鍵部分工作在高速、全功率狀態(tài)，而其余部分工作在低速、小功耗狀態(tài)。MAX 7000器件也提供了一個(gè)旨在減小輸出緩沖器電壓擺率的配置項(xiàng)，以降低沒(méi)有速度要求的信號(hào)狀態(tài)切換時(shí)的瞬態(tài)噪聲。 MAX 7000器件允許用于混合電壓的系統(tǒng)中。表 MAX 7000典型器件性能對(duì)照表。 MAX 7000S/E還含有四個(gè)專用輸入，它們既可用作 通用輸入，也可作為每個(gè)宏單元和 I/O引腳的高速、全局控制信號(hào)：時(shí)鐘（ Clock）、清除（ Clear）及兩個(gè)輸出使能（ Output Enable）信號(hào)。 （ 1）邏輯陣列塊（ LAB） MAX 7000S/E器件主要由高性能的 LAB以及它們之間的連線通道組成。 PIA即全局總線，由所有的專用輸入、I/O引腳以及宏單元反饋給信號(hào)。 2． MAX 7000S/E器件結(jié)構(gòu) 器件的宏單元可以單獨(dú)地配置成時(shí)序邏輯或組合邏輯工作方式。 MAX 7000S/E器件的宏單元結(jié)構(gòu)如圖 。乘積項(xiàng)選擇矩陣把這些乘積項(xiàng)分配到“或”門(mén)和“異或”門(mén)作為基本邏輯輸入，以實(shí)現(xiàn)組合邏輯功能；或者把這些乘積項(xiàng)作為宏單元的輔助輸入實(shí)現(xiàn)寄存器清除、預(yù)置、時(shí)鐘和時(shí)鐘使能等控制功能。 ? ① 共享擴(kuò)展項(xiàng)：反饋到邏輯陣列的反向乘積項(xiàng)。 ? 根據(jù)設(shè)計(jì)的邏輯需要， Quartus?Ⅱ 和 MAX+PLUSⅡ 能自動(dòng)地優(yōu)化乘積項(xiàng)分配。每個(gè)宏單元寄存器也可以被旁路掉，以實(shí)現(xiàn)組合邏輯工作方式。 ? 每一個(gè)可編程寄存器的時(shí)鐘可配置成三種不同方式。 ? ② 帶有高電平有效的時(shí)鐘使能的全局時(shí)鐘：這種方式為每個(gè)寄存器提供使能信號(hào)，仍能達(dá)到全局時(shí)鐘的快速時(shí)鐘到輸出的性能。 ? 圖 MAX 7000S/E器件可有兩個(gè)全局時(shí)鐘信號(hào)，它們可以是專用引腳 GCLK GCLK2，也可以是 GCLK GCLK2反相信號(hào)。雖然乘積項(xiàng)驅(qū)動(dòng)寄存器的置位和復(fù)位信號(hào)是高電平有效，但在邏輯陣列中將這些信號(hào)反相可得到低電平有效的控制。 圖 MAX 7000S/E器件 共享擴(kuò)展項(xiàng) ? 所有 MAX 7000E和 MAX 7000S器件 I/O引腳都有一個(gè)到宏單元寄存器的快速通道。 ? （ 3）擴(kuò)展乘積項(xiàng) ? 盡管大多數(shù)邏輯功能可以用每個(gè)宏單元中的五個(gè)乘積項(xiàng)實(shí)現(xiàn)，但對(duì)于更復(fù)雜的邏輯功能，需要用附加乘積項(xiàng)來(lái)實(shí)現(xiàn)。利用共享和并聯(lián)擴(kuò)展乘積項(xiàng)可保證在邏輯綜合時(shí)，用盡可能少的邏輯資源得到盡可能快的工作速度。共享擴(kuò)展項(xiàng)就是由每個(gè)宏單元提供一個(gè)未投入使用的乘積項(xiàng)，并將它們反相后反饋到邏輯陣列中，以便于集中使用。采用共享擴(kuò) 展項(xiàng)后會(huì)產(chǎn)生一個(gè)較短的延時(shí) tSEXP。 ② 并聯(lián)擴(kuò)展項(xiàng) 并聯(lián)擴(kuò)展項(xiàng)是宏單元中沒(méi)有使用的乘積項(xiàng)，這些乘積項(xiàng)可以分配給相鄰的宏單元，以實(shí)現(xiàn)高速的、復(fù)雜的邏輯功能。 QuartusⅡ 和 MAX+PLUSⅡ 編譯器能夠自動(dòng)地分配并聯(lián)擴(kuò)展項(xiàng)，最多可將三組，且每組最多有五個(gè)的并聯(lián)擴(kuò)展項(xiàng)分配給需要附加乘積項(xiàng)的宏單元。例如，若一個(gè)宏單元需要 14個(gè)乘積項(xiàng)，編譯器采用本宏單元里的五個(gè)專用乘積項(xiàng)，并分配給其他兩組并聯(lián)擴(kuò)展項(xiàng)（一組包括五個(gè)乘積項(xiàng)，另一組包括四個(gè)乘積項(xiàng)），所以，總的延時(shí)增加了 2???tSEXP。一個(gè)宏單元可從較小編號(hào)的宏單元中借用并聯(lián)擴(kuò)展項(xiàng)。在含有八個(gè)宏單元的每組內(nèi)，最小編號(hào)的宏單元僅能出借并聯(lián)擴(kuò)展項(xiàng)，而最大編號(hào)的宏單元僅能借用并聯(lián)擴(kuò)展項(xiàng)，圖 何從鄰近宏單元中借用，并出借給下一個(gè)宏單元的。通過(guò)在 PIA上布線，可把器件中任一信號(hào)源連接到其目的端。只有每個(gè) LAB所需的信號(hào)，才真正布通從 PIA到該 LAB的連線。圖中EEPROM單元控制 2輸入“與”門(mén)的一個(gè)輸入端，以選擇驅(qū)動(dòng) LAB的信號(hào)。因此， PIA消除了信號(hào)之間的延遲偏移，使得時(shí)間性能更容易預(yù)測(cè)。所有 I/O引腳都有一個(gè)三態(tài)緩沖器，它由全局輸出使能信號(hào)中的一個(gè)控制，或者把使能端直接連接到地（ GND）或電源（ VCC）上。此時(shí)， I/O引腳可用作專用輸入引腳。 MAX 7000S/E器件有六個(gè)全局輸出使能信號(hào)，如圖 示，它們可以由以下信號(hào)同相或反相驅(qū)動(dòng)：兩個(gè)輸出使能信號(hào)、一組 I/O引腳的子集或一組宏單元。當(dāng) I/O引腳被配置成輸入時(shí)，相關(guān)的宏單元可用于隱含邏輯。這種特性可使總功耗下降到 50％或更低。 設(shè)計(jì)者可以把 MAX 7000器件中每個(gè)獨(dú)立的宏單元編程為高速（打開(kāi) Turbo位）或低速（關(guān)斷 Turbo位）工作模式。工作在低功耗狀態(tài)的宏單元會(huì)附加一個(gè)微小的延時(shí) tLPA。圖 MAX 7