【正文】 集成電路中產(chǎn)量最高、集成度最大的一種器件。雖然它們都可模擬具體的物理過(guò)程，但其工作方式有著很大的不同。電路中的工作信號(hào)通常是用電脈沖表示的數(shù)字信號(hào)。如以有脈沖表示“1” ，無(wú)脈沖便表示“0” ；以“1”表示“真”，則“0”便表示“假” ，等等。這就是“數(shù)字信號(hào)”的含義。數(shù)字式頻率計(jì)基于時(shí)間或頻率的 A/D 轉(zhuǎn)換原理，并依賴于數(shù)字電路技術(shù)發(fā)展起來(lái)的一種新型的數(shù)字測(cè)量?jī)x器。通常能對(duì)頻率和時(shí)間兩種以上的功能數(shù)字化測(cè)量?jī)x器，稱為數(shù)字式頻率計(jì)(通用計(jì)數(shù)器或數(shù)字式技術(shù)器)在電子測(cè)量技術(shù)中，頻率是一個(gè)最基本的參量，對(duì)適應(yīng)晶體振蕩器、各種信號(hào)發(fā)生器、倍頻和分頻電路的輸出信號(hào)的頻率測(cè)量，廣播、電視、電訊、微電子技術(shù)等現(xiàn)代科學(xué)領(lǐng)域。 、第二章 設(shè)計(jì)技術(shù)方案要求 技術(shù)指標(biāo)及要求頻率測(cè)試功能為頻率測(cè)量；.測(cè)量范圍有信號(hào)：方波、正弦波它的幅度： ；頻率： ；：V5~.0MHZ50~1.周期測(cè)量，.測(cè)量范圍為信號(hào)：方波、正弦波他的幅度：%?。5HZ. %?脈寬測(cè)試功能，測(cè)試范圍 。s?1. %1?占空比測(cè)試功能：測(cè)量占空比為 1% ～99%。頻率測(cè)量是關(guān)鍵。要實(shí)現(xiàn)頻率測(cè)量系統(tǒng)的設(shè)計(jì)，結(jié)合當(dāng)前條件及實(shí)現(xiàn)方法的可行性，可得出多種設(shè)計(jì)方案。在低頻采用測(cè)量周期的方法，在頻率較高時(shí)則采用測(cè)量頻率的方法。原理框圖如圖 21。 圖 21 原理框圖方案三：系統(tǒng)采用 MCS51 單片機(jī)作為控制核心，門控信號(hào)由定時(shí)計(jì)數(shù)器產(chǎn)生，但由于單片機(jī)的計(jì)數(shù)頻率有限，所以需對(duì)高頻信號(hào)進(jìn)行硬件預(yù)分頻處理，AT89C51 完成運(yùn)算、控制及顯示功能；為克服通用數(shù)字電路集成度低，電路安裝布局不便的缺點(diǎn)，采用 CPLD完成邏輯處理功能，使電路大為簡(jiǎn)化；用模擬輸入通道實(shí)現(xiàn)信號(hào)的自動(dòng)增益控制及較寬的測(cè)頻范圍。采用雙計(jì)數(shù)器電路，使兩個(gè)計(jì)數(shù)器相關(guān)計(jì)數(shù)，在硬件上同步分頻實(shí)現(xiàn)等精度高精度的頻率測(cè)量?；谏鲜龇治?，方案三實(shí)現(xiàn)簡(jiǎn)單方便，且在高低頻段等精度，通用性好，所以采用方案三。頻率測(cè)量原理如圖 21 所示。閘門開啟時(shí)，經(jīng)放大整形后的測(cè)量信號(hào)進(jìn)入計(jì)數(shù)器開始計(jì)數(shù)，閘門關(guān)閉后，停止計(jì)數(shù)。閘門由門控信號(hào)④來(lái)控制起開閉時(shí)間,只有在閘門開通是時(shí)間 內(nèi),被計(jì)數(shù)的脈沖⑤才能通過(guò)閘門,被送到十進(jìn)制計(jì)數(shù)T器計(jì)數(shù)。綜上所述，可得如下結(jié)論：（1） 、計(jì)數(shù)器直接測(cè)頻的誤差主要有兩項(xiàng)：即 誤差和標(biāo)準(zhǔn)頻1?率誤差。)(????????rxfTf（2） 、在被測(cè)信號(hào)較低的情況下，則要求閘門開放時(shí)間很長(zhǎng)?？梢婎l率測(cè)量法不適用于低頻信號(hào)的測(cè)量。這種方法可以在一定程度上彌補(bǔ)上述方法）的不足，但是難以確定最佳分測(cè)點(diǎn)，且電路實(shí)現(xiàn)較復(fù)雜。倍頻法較難實(shí)現(xiàn)。例如，當(dāng)閘門時(shí)間為 1 秒時(shí)，測(cè)量 100MHz 的信號(hào)可達(dá)到 108 的測(cè)量精度；但測(cè)量 10Hz 的信號(hào)只能達(dá)到 101 的測(cè)量精度。雙計(jì)數(shù)器測(cè)量頻率的關(guān)鍵是計(jì)數(shù)相關(guān)器。相應(yīng)電路框圖如圖 32 所示。標(biāo)準(zhǔn)頻率信號(hào)從 CNT1 的時(shí)鐘輸入端 CLK 輸入，其輸入頻率為 ，經(jīng)整形后的被測(cè)信號(hào)從 CNT2 的時(shí)鐘輸入端 CLKsf輸入，設(shè)其實(shí)際頻率為 。CNT1 和 CNT2 分別對(duì)被測(cè)信號(hào)（頻率為 ）和標(biāo)準(zhǔn)頻率信xf號(hào)（頻率為 ）同時(shí)計(jì)數(shù)。設(shè)在一次預(yù)置門時(shí)間內(nèi)對(duì)被測(cè)信號(hào)的計(jì)數(shù)值為 ，對(duì)標(biāo)準(zhǔn)信號(hào)的計(jì)數(shù)值為 ，則下prTxNsN式成立： sxf?由此可推得 sxxNf?根據(jù)以上分析，我們可知等精度測(cè)頻法具有三個(gè)特點(diǎn)：①相對(duì)測(cè)量誤差與被測(cè)頻率的誤差高低無(wú)關(guān)；②增大 或 可以增大 ，prTsfsN減少測(cè)量誤差，提高測(cè)量精度；③測(cè)量精度與預(yù)置門寬度的標(biāo)準(zhǔn)頻率有關(guān)，與被測(cè)信號(hào)的頻率無(wú)關(guān)，在預(yù)置門和常規(guī)測(cè)頻閘門時(shí)間相同而被測(cè)信號(hào)頻率不同的情況下，等精度測(cè)量法的測(cè)量精度不變。 周期測(cè)量模塊 周期測(cè)頻法如前述，當(dāng) 較低時(shí)，利用計(jì)數(shù)器直接測(cè)頻，由 誤差所引起xf 1?的測(cè)頻誤差將會(huì)大到不可允許的程度。因?yàn)?越低， 越大，計(jì)數(shù)器計(jì)得的數(shù) 也越大， 誤xTf1?xfxTN1?差對(duì)測(cè)量結(jié)果的影響自然減小。被測(cè)信號(hào)（正弦）從 B 端輸入，經(jīng)脈沖形成電路變成方波，加到門控電路。測(cè)周誤差分析：由于 。利N用周期測(cè)量法在一定信號(hào)頻率范圍內(nèi)，通過(guò)調(diào)節(jié)分頻系數(shù) ，可以較k好的解決測(cè)量精度與實(shí)時(shí)性的矛盾。在平均周期測(cè)量法中， 值的大小與NN測(cè)量時(shí)間的長(zhǎng)短成正比，可根據(jù)測(cè)量精度要求而定。當(dāng)然，對(duì)于高頻信號(hào)，周期法就需要很大的分頻系數(shù)，增加了硬件以及軟件的復(fù)雜性，不宜采用。實(shí)際上，時(shí)間間隔測(cè)量法與ba?周期測(cè)量法雷同，只是增加了一個(gè)信號(hào)通道。它是放大整形后測(cè)量周期 及兩方波前沿的時(shí)間差 ，得相位差為：T?Trrrx TRfTT??????? ??T???360 等精度周期測(cè)量法該方法在測(cè)量電路和測(cè)量精度上與等精度頻率測(cè)量方法完全相同，只是在進(jìn)行計(jì)算時(shí)公式不同，用周期 代換頻率 即可，其T1f計(jì)算公式為 xsxNT?從降低電路的復(fù)雜度及提高精度（特別是高頻）上考慮，本設(shè)計(jì)擬采用方法（2）測(cè)量被測(cè)信號(hào)的周期。眾所周知，當(dāng)單片機(jī)以 的晶振工作，且定時(shí)/ 計(jì)數(shù)器以計(jì)數(shù)方式MHZ12工作時(shí)，外界輸入計(jì)數(shù)脈沖最高頻率為 限制了系統(tǒng)的測(cè)頻范KHZ50圍。這個(gè) 分頻最大將導(dǎo)致 個(gè)待測(cè)信號(hào)頻率周期的分頻誤差。1 誤差相當(dāng)，甚至更大。門控關(guān)閉以后，讀出計(jì)數(shù)值，從根本上消除了“分頻誤差” ，且提高了測(cè)頻分辨率 [5]。脈沖邊沿被處理的非常陡峭，然后送入測(cè)量計(jì)數(shù)器進(jìn)行測(cè)量 [6]。因此，我們選擇單片機(jī)和 CPLD/FPGA 的結(jié)合來(lái)實(shí)現(xiàn)。 圖 41 等精度數(shù)字頻率計(jì)電路系統(tǒng)原理框圖等精度頻率計(jì)的主要系統(tǒng)如圖 41 所示，主要有 5 個(gè)組成部分：（1） 信號(hào)整形電路。（2） 測(cè)頻電路。50MHZ 的標(biāo)準(zhǔn)頻率信號(hào)直接接入CPLD。用于控制 CPLD 的測(cè)頻操作和讀取測(cè)頻數(shù)據(jù)，并作相應(yīng)處理。（4） 鍵盤模塊。（5） 數(shù)碼顯示模塊。考慮到提高單片機(jī) IO 口的利用率，降低編程復(fù)雜性，提高單片機(jī)的計(jì)算速度以及降低數(shù)碼管顯示器對(duì)主系統(tǒng)的干擾，可以采用串行靜態(tài)顯示方式。P3口為 LCD 的串行顯示控制口。（2） 7 個(gè) LCD 數(shù)碼管組成測(cè)量數(shù)據(jù)顯示器。（4） 待測(cè)信號(hào)經(jīng)放大整形后輸入 CPLD/FPGA 的 TCLK。在 89C51 中的 ROM 是一種電可擦除的 ROM，稱為FLASH ROM。42 單片機(jī)的結(jié)構(gòu)原理圖 AT89C51 單片機(jī)AT89C51 是一種帶 4K 字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器（FPEROM— Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能 CMOS8 位微處理器，俗稱單片機(jī)。該器件采用 ATMEL 高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的 MCS51 指令集和輸出管腳相兼容。 AT89C 單片機(jī)為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。 GND：接地。當(dāng) P1 口的管腳第一次寫 1 時(shí)，被定義為高阻輸入。在 FLASH 編程時(shí)，P0 口作為原碼輸入口，當(dāng) FLASH 進(jìn)行校驗(yàn)時(shí)，P0 輸出原碼，此時(shí) P0 外部必須被拉高。P1 口管腳寫入 1 后，被內(nèi)部上拉為高，可用作輸入，P1 口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。 P2 口：P2 口為一個(gè)內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 口緩沖器可接收，輸出 4 個(gè) TTL 門電流，當(dāng) P2 口被寫“1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。這是由于內(nèi)部上拉的緣故。在給出地址 “1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫時(shí)，P2 口輸出其特殊功能寄存器的內(nèi)容。當(dāng) P3 口寫入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。 P3 口也可作為AT89C51 的一些特殊功能口，如下表所示：RST：復(fù)位輸入。ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在平時(shí)，ALE 端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的 1/6。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè) ALE 脈沖。此時(shí)， ALE 只有在執(zhí)行 MOVX，MOVC 指令是 ALE 才起作用。如果微處理器在外部執(zhí)行狀態(tài) ALE 禁止，置位無(wú)效。 振蕩器特性： XTAL1 和 XTAL2 分別為反向放大器的輸入和輸出。石晶振蕩和陶瓷振蕩均可采用。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)任何要求，但必須保證脈沖的高低電平要求的寬度。在閑置模式下，CPU 停止工作。在掉電模式下，保存 RAM 的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。目前利用硬件描述語(yǔ)言可以進(jìn)行數(shù)字電子系統(tǒng)的設(shè)計(jì)。由于各公司技術(shù)路線不一致，許多產(chǎn)品不兼容，他們使用各自的設(shè)計(jì)語(yǔ)言，使得甲公司的設(shè)計(jì)不能被乙公司重復(fù)利用，造成了信息交換困難和維護(hù)困難。政府要求各公司的合同都用它來(lái)描述，以避免產(chǎn)生歧義。1983 年第三季度，由 IBM 公司、TI 公司、Intermetrics 公司簽約，組成開發(fā)小組，工作任務(wù)是提出語(yǔ)言版本和開發(fā)軟件環(huán)境。1993年 VHDL 重新修訂，形成新的標(biāo)準(zhǔn)即 IEEE STD 10761993[LRM93]。設(shè)計(jì)者的原始描述是非常簡(jiǎn)練的硬件描述，經(jīng)過(guò) EDA 工具綜合處理，最終生成付諸生產(chǎn)的電路描述或版圖參數(shù)描述的工藝文件。VHDL 語(yǔ)言可讀性好。VHDL 語(yǔ)言中設(shè)計(jì)實(shí)體（Design Entity） 、程序包（ Package） 、設(shè)計(jì)庫(kù)（Library） ，為設(shè)計(jì)人員重復(fù)利用別人的設(shè)計(jì)提供了技術(shù)手段。ALTERA 公司是一家半導(dǎo)體器件公司，其CPLD 器件在世界市場(chǎng)占主導(dǎo)地位。運(yùn)行在 MAX+PLUSII 環(huán)境下的 AHDL 語(yǔ)言具有 C 語(yǔ)言設(shè)計(jì)風(fēng)格，好學(xué)好用，再加上 ALTERA 公司的大力推廣，使它得到了眾多用戶的使用 [3][4]。其中實(shí)體是一個(gè) VHDL 程序的基本單元，由實(shí)體說(shuō)明和結(jié)構(gòu)體兩部分組成。配置用于從庫(kù)中選取所需單元來(lái)組成系統(tǒng)設(shè)計(jì)的不同規(guī)格的不同版本，使被設(shè)計(jì)系統(tǒng)的功能發(fā)生變化。庫(kù)用于存放已編譯的實(shí)體、構(gòu)造體、包集合、配置。可以重復(fù)引用，所以用戶自行建庫(kù)是專業(yè) EDA 公司的重要任務(wù)之一。 VHD