【正文】 畢業(yè)將近，在這短暫的時間內(nèi)，希望拼盡全力，為自己也為辛苦指導(dǎo)自己的老師，也為自己的大學生活劃上圓滿的句號。畢業(yè)設(shè)計是對我大學四年中所學知識的最后一次考驗，也是最具挑戰(zhàn)性的一次考驗。 FCH: FIN PORT MAP (CHKF=CHEKF, FIN=FINPUT,CHOIS=CHOICE, FOUT=FOUT)。 SIGNAL Q1, Q2:STD_LOGIC_VECTOR (31 DOWNTO 0)。 ENDD, PUL: OUT STD_LOGIC)。END COMPONENT FIN。 START, CLRTRIG, FSTD, TF: IN STD_LOGIC。 ELSE CLKOUT=PUL AND FSD。計數(shù)器二頻率切換模塊 LIBRARY IEEE。END ARCHITECTURE ART。039。139。END IF。139。ELSE ENDD=39。END IF。 SIGNAL A0, B0, C0, F2: STD_LOGIC。END ARCHITECTURE ART。139。END ENTITY CONTRL。 END IF。ARCHITECTURE ART OF CNT ISSIGNAL CNT:STD_LOGIC_VECTOR(31 DOWNTO 0)。這些經(jīng)驗也使我在以后的學習和工作中能夠較快的適應(yīng)。只有在先檢測到上沿后 PUL 才為高電平，然后再檢測到下沿時，PUL 輸出為低電平：ENDD 輸出高電平以便通知單片機測量計數(shù)已經(jīng)結(jié)束；如果先檢測到下沿，PUL 并無變化；再檢測到上沿并緊接一個下沿后，CONTRL2 不再發(fā)生變化直到下一個初始化信號到來。被測信號從 FIN 端輸入，CLR 為初始化信號，START 為工作使能信號。在進行頻率或周期測量時，其工作步驟如下：（1）令 TF=0，選擇等精度測頻，然后在 CONTRL 的 CLR 端加一正脈沖信號已完成測試電路狀態(tài)的初始化。（3）ENDD()：脈寬計數(shù)結(jié)束狀態(tài)信號，ENDD=1 計數(shù)結(jié)束。可以重復(fù)引用，所以用戶自行建庫是專業(yè) EDA 公司的重要任務(wù)之一。運行在 MAX+PLUSII 環(huán)境下的 AHDL 語言具有 C 語言設(shè)計風格，好學好用，再加上 ALTERA 公司的大力推廣，使它得到了眾多用戶的使用 [3][4]。設(shè)計者的原始描述是非常簡練的硬件描述，經(jīng)過 EDA 工具綜合處理，最終生成付諸生產(chǎn)的電路描述或版圖參數(shù)描述的工藝文件。由于各公司技術(shù)路線不一致，許多產(chǎn)品不兼容，他們使用各自的設(shè)計語言，使得甲公司的設(shè)計不能被乙公司重復(fù)利用，造成了信息交換困難和維護困難。有余輸入至內(nèi)部時鐘信號要通過一個二分頻觸發(fā)器，因此對外部時鐘信號的脈寬無任何要求，但必須保證脈沖的高低電平要求的寬度。此時， ALE 只有在執(zhí)行 MOVX，MOVC 指令是 ALE 才起作用。 P3 口也可作為AT89C51 的一些特殊功能口，如下表所示：RST：復(fù)位輸入。 P2 口：P2 口為一個內(nèi)部上拉電阻的 8 位雙向 I/O 口，P2 口緩沖器可接收，輸出 4 個 TTL 門電流，當 P2 口被寫“1”時，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。 GND：接地。在 89C51 中的 ROM 是一種電可擦除的 ROM，稱為FLASH ROM。考慮到提高單片機 IO 口的利用率，降低編程復(fù)雜性，提高單片機的計算速度以及降低數(shù)碼管顯示器對主系統(tǒng)的干擾，可以采用串行靜態(tài)顯示方式。50MHZ 的標準頻率信號直接接入CPLD。脈沖邊沿被處理的非常陡峭，然后送入測量計數(shù)器進行測量 [6]。眾所周知，當單片機以 的晶振工作，且定時/ 計數(shù)器以計數(shù)方式MHZ12工作時，外界輸入計數(shù)脈沖最高頻率為 限制了系統(tǒng)的測頻范KHZ50圍。在平均周期測量法中， 值的大小與NN測量時間的長短成正比，可根據(jù)測量精度要求而定。因為 越低， 越大，計數(shù)器計得的數(shù) 也越大， 誤xTf1?xfxTN1?差對測量結(jié)果的影響自然減小。標準頻率信號從 CNT1 的時鐘輸入端 CLK 輸入，其輸入頻率為 ，經(jīng)整形后的被測信號從 CNT2 的時鐘輸入端 CLKsf輸入，設(shè)其實際頻率為 。倍頻法較難實現(xiàn)。綜上所述，可得如下結(jié)論：（1） 、計數(shù)器直接測頻的誤差主要有兩項：即 誤差和標準頻1?率誤差?；谏鲜龇治觯桨溉龑崿F(xiàn)簡單方便，且在高低頻段等精度，通用性好，所以采用方案三。在低頻采用測量周期的方法，在頻率較高時則采用測量頻率的方法。5HZ. %?脈寬測試功能，測試范圍 。這就是“數(shù)字信號”的含義。由于數(shù)字集成電路與電子計算機的發(fā)展緊密相關(guān)，因而發(fā)展很快，目前已是集成電路中產(chǎn)量最高、集成度最大的一種器件。例如機械振動頻率、轉(zhuǎn)動體的轉(zhuǎn)動速度等，均可先轉(zhuǎn)換成電信號，然后用頻率計測量。例如機械振動頻率，轉(zhuǎn)動體的轉(zhuǎn)動速度等，均可先轉(zhuǎn)換成電信號，然后用頻率計測量。本設(shè)計采用的數(shù)字頻率計是專門用于測量信號頻率的裝置，并用十進制顯示，它具有測量迅速、精度高、技術(shù)方便等優(yōu)點?；趥鹘y(tǒng)測頻原理的頻率計的測量計的測量精度將隨被測信號頻率的下降而降低,在使用中有較大的局限性,而等精度頻率計不但具有較高的測量精度,而且在整個頻率區(qū)域能保持恒定的測試精度。集成電路的類型很多，從大的方面可分為模擬和數(shù)字集成電路兩大類。所以， “數(shù)字量”不是連續(xù)變化的量，其大小往往并不改變，但在時間分布上卻有著嚴格的要求，這是數(shù)字電路的一個特點。.測量范圍 信號：脈沖s1~.0?波；幅度： ；脈沖寬度：≥100uS；測試精度 V5~.0；測試誤差 。方案二：系統(tǒng)開發(fā)采用可編程器件作為信號處理及系統(tǒng)控制中心，完成包括計數(shù)、門控、顯示等一系列工作。第三章 測量原理 頻率測量模塊 直接測頻法單片機具有程序運算功能，且頻率為周期的倒數(shù)，使頻率測量與周期互通。一般總誤差可采用分項誤差絕對值合成，即為減小第二項誤差可采用高精度的參考晶體振蕩器。 等精度測頻法在通常的直接計數(shù)器中，整個測頻范圍內(nèi)的測量精度是不同的。當預(yù)置門控信號為高時，經(jīng)整形后的被xf測信號上升沿通過 D 觸發(fā)器的 Q 端同時啟動計數(shù)器 CNT1 和CNT2。圖 33 測量周期的原理框圖它與測頻基本結(jié)構(gòu)是相同的，只是把晶體振蕩產(chǎn)生的基準信號的位置互換了一下。對于不同范圍的被測周期信號，可以通過調(diào)節(jié)分頻系數(shù) M 的大小，達到相近的測量精度，也就有相近的測量時間且不會太長。通常處理方法是對高頻待測信號進行 分頻后，供單片機計數(shù)采n樣。測量電路在檢測到脈沖信號的上升沿時打開計數(shù)器，設(shè)脈沖寬度為 ,計算公式為 wxT sfN? 占空比測量模塊測一次脈沖信號的脈寬，記錄其值為 ,然后將信號反向，再1wxT測一次脈寬并紀錄其值為 ,通過下式計算占空比 [6]：2wxT 占空比= 21xw?第四章 系統(tǒng)整體設(shè)計方案及硬件實現(xiàn) 系統(tǒng)整體設(shè)計方案 等精度數(shù)字頻率計涉及的計算包括加、減、乘、除，耗用的資源較大，用一般中小規(guī)模 CPLD/FPGA 芯片難以實現(xiàn)。（3） 單片機電路模塊。系統(tǒng)的基本工作方式如下：（1） P0 口是單片機與 CPLD 的數(shù)據(jù)傳送通信口， P1 口用于鍵盤掃描，實現(xiàn)各測試功能的轉(zhuǎn)換；P2 口為雙向控制口。在特殊的條件下由外部設(shè)備對 ROM 進行寫的操作在單片機正常工作條件下，只能讀，不能把數(shù)據(jù)寫進去。P0 口：P0 口為一個 8位漏級開路雙向 I/O 口，每腳可吸收 8TTL 門電流。并因此作為輸入時，P2 口的管腳被外部拉低，將輸出電流。當振蕩器復(fù)位器件時，要保持 RST 腳兩個機器周期的高電平時間。另外，該引腳被略微拉高。此外，AT89C51 設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。美國政府為了降低開發(fā)費用，避免重復(fù)設(shè)計，國防部為他們的超高速集成電路提供一種硬件描述語言，期望 VHDL 功能強大、嚴格、可讀性好。整個過程通過 EDA 工具自動完成，大大減輕了設(shè)計人員的工作強度，提高了設(shè)計質(zhì)量，減少了出錯的機會。 VHDL 程序結(jié)構(gòu) 一個 VHDL 程序包含實體（Entity） 、結(jié)構(gòu)體（Architecture） 、配置（Configuration） 、包集合（Package ） 、庫（Library ）5 個部分。另一類是 PLD，ASIC 芯片制造商提供的庫 [2]。（4）CHOICE()：自校/測頻選擇，CHOICE=1 測頻；CHOICE=0 自校。（2）由預(yù)置門控信號將 CONTRL 的 START 端置高電平，預(yù)置門開始定時，此時由被測信號的上升沿打開計數(shù)器 CNT1 進行計數(shù)，同時使標準頻率信號進入計數(shù)器 CNT2。CONTRL2 模塊的 PUL 端與GATE 的輸入端 PUL 連接。占空比的測量方法是通過測量脈沖記錄 CNT2 的計數(shù)值 N1，然后將輸入信號反相，在測量脈沖寬度，測得 CNT2 計算值 N2 則可以計算出：占空比=N1/(N1+N2)100%結(jié) 論畢業(yè)設(shè)計是我大學四年的最后一課，是我對所學知識的檢驗與提高。同時我也發(fā)現(xiàn)自己在實際操作中的不足，這也我需要加強的方面。 BEGIN PROCESS (CLK, CLR) IS BEGIN IFCLR=39。 END PROCESS。ARCHITECTURE ART OF CONTRL IS SIGNAL 1: STD_LOGIC。THEN 1=START。測脈寬、占空比控制模塊 LIBRARY IEEE。 SIGNAL S: STD_LOGIC_VECTOR (1 DOWNTO 0)。IF S=10 THEN PUL=39。039。THEN (1)=39。 END PROCESS。THEN (2)=39。ELSIF B039。自校/測試頻率選擇模塊 LIBRARY IEEE。USE 。 END IF。 SEL: IN STD_LOGIC_VECTOR (2 DOWNTO 0)。COMPONENT CONTRL ISPORT (FIN, START, CLR, FSD: IN STD_LOGIC。 END COMPONEN