【正文】 。CCD 器件按其感光單元的排列方式分為線陣 CCD 和面陣 CCD 兩類，如圖 11和圖 12 所示。面陣 CCD 的優(yōu)點(diǎn)是可以獲取二維圖像信息，測(cè)量圖像直觀。圖 11 面陣型 CCD 圖片1圖 12 線陣型 CCD 圖片　　由于生產(chǎn)技術(shù)的制約，單個(gè)面陣 CCD 的面積很難達(dá)到一般工業(yè)測(cè)量對(duì)視場(chǎng)的需求。一般看來，這兩方面的要求導(dǎo)致用線陣 CCD 獲取圖像有以下不足：圖像獲取時(shí)間長(zhǎng)，測(cè)量效率低；由于掃描運(yùn)動(dòng)及相應(yīng)的位置反饋環(huán)節(jié)的存在，增加了系統(tǒng)復(fù)雜性和成本；圖像精度可能受掃描運(yùn)動(dòng)精度的影響而降低，最終影響測(cè)量精度。在 CCD 應(yīng)用技術(shù)中，現(xiàn)代化測(cè)試技術(shù)和科學(xué)研究對(duì) CCD 圖像采集系統(tǒng)的要求日益提高，隨著高速高性能數(shù)字信號(hào)處理器的出現(xiàn)，傳統(tǒng)的 CCD 圖像采集系統(tǒng)速度慢、處理功能簡(jiǎn)單，已不能很好地滿足一些特殊要求，尤其在高速動(dòng)態(tài)目標(biāo)的識(shí)別和實(shí)時(shí)快速檢測(cè)方面存在著 CCD 信號(hào)數(shù)據(jù)處理時(shí)間限制系統(tǒng)測(cè)量速度的瓶頸。 對(duì)于高速CCD圖像采集系統(tǒng)而言，驅(qū)動(dòng)電路的設(shè)計(jì)和CCD輸出信號(hào)的采集處理是關(guān)鍵。其主要缺點(diǎn)是工作量大、調(diào)試?yán)щy、容易出錯(cuò)和靈活性較差,特別是當(dāng)驅(qū)動(dòng)電路工作在較高頻率時(shí),干擾問題嚴(yán)重,系統(tǒng)工作不穩(wěn)定。而且要求開發(fā)者能熟練運(yùn)用單片機(jī)，對(duì)匯編、C語言也要有相當(dāng)了解，開發(fā)難度較高，不利于CCD器件的進(jìn)一步推廣。如要改變驅(qū)動(dòng)電路的時(shí)序，增加某些功能，僅需要對(duì)器件重新編程即可，在不改變?nèi)魏斡布那闆r下，即可實(shí)現(xiàn)驅(qū)動(dòng)電路的更新?lián)Q代。 CCD 器件應(yīng)用發(fā)展現(xiàn)狀目前，CCD 圖像傳感器的發(fā)展現(xiàn)狀歸納起來有以下幾點(diǎn):高分辨率隨著超大規(guī)模微細(xì)加工技術(shù)的發(fā)展，CCD 光敏元密度得到不斷的提高，器件分辨率越來越高。但如果時(shí)鐘脈沖變化太快將會(huì)導(dǎo)致所采集的光信號(hào)電荷無法進(jìn)行轉(zhuǎn)移，因此電荷轉(zhuǎn)移速度成為 CCD 提高工作頻率的瓶頸。隨著國防科學(xué)、生物醫(yī)學(xué)工程的發(fā)展，超小型 CCD 像感器的需來越大。在器件結(jié)構(gòu)方面，最引人注目的有幀內(nèi)線轉(zhuǎn)移 CCD(FITCCD)，亞電子噪聲 CCD（NSE CCD） 。拼接技術(shù)線陣 CCD 端到端拼接起來可得到極長(zhǎng)的陣列和極高的分辨率。尤其在對(duì)陸地和海洋的監(jiān)測(cè)、偵察和地球資源勘察等方面都是十分有價(jià)值的。3論文內(nèi)容具體包括：圖像采集系統(tǒng)的總體方案設(shè)計(jì)。圖像采集系統(tǒng)的硬件設(shè)計(jì)(1) 線陣 CCD 驅(qū)動(dòng)電路設(shè)計(jì)。(3) 系統(tǒng) PCB 板設(shè)計(jì)。在以上硬件和軟件設(shè)計(jì)完成并仿真通過后，利用 EDA 工具對(duì) FPGA 進(jìn)行配置下載。4第 2 章 系統(tǒng)總體設(shè)計(jì) 系統(tǒng)總體結(jié)構(gòu)圖像采集系統(tǒng)主要由照明系統(tǒng)、線陣 CCD 圖像傳感器、模擬前端處理器電路、數(shù)據(jù)緩存器及傳輸接口等組成，系統(tǒng)總體結(jié)構(gòu)圖如圖 21 所示。照明系統(tǒng)被測(cè)對(duì)象模擬前端處理線陣C C D緩存器計(jì)算機(jī)傳輸接口邏輯控制圖 21 系統(tǒng)總體結(jié)構(gòu) 系統(tǒng)開發(fā)工具20 世紀(jì) 90 年代，國際上在電子和計(jì)算機(jī)技術(shù)方面較先進(jìn)的國家，一直在積極探索新的電子電路設(shè)計(jì)方法，并在設(shè)計(jì)方法、工具等方面進(jìn)行了徹底的變革，并取得了巨大成功。這些器件可以通過軟件編程而能夠?qū)ζ溆布Y(jié)構(gòu)和工作方式進(jìn)行重構(gòu)，從而使得硬件的設(shè)計(jì)可以如同軟件設(shè)計(jì)那樣方便快捷。EDA 是電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)的縮寫，在 20 世紀(jì) 90 年代初從計(jì)算機(jī)輔助設(shè)計(jì)(CAD)、計(jì)算機(jī)輔助制造(CAM)、計(jì)算機(jī)輔助測(cè)試(CAT)和計(jì)算機(jī)輔助工程(CAE) 的概念發(fā)展而來的。簡(jiǎn)而言之，EDA 技術(shù)就是利用軟件程序和工具來設(shè)計(jì)并實(shí)現(xiàn)硬件產(chǎn)品。目前，EDA 技術(shù)已經(jīng)成為現(xiàn)代電子設(shè)計(jì)領(lǐng)域的基本手段，涵蓋印制電路板(PCB)設(shè)計(jì)、可編程邏輯器件開發(fā)、專用集成芯片設(shè)計(jì)以及系統(tǒng)驗(yàn)證等諸多領(lǐng)域。Protel DXP2022 是 Altium 公 司 于 2022 年 推 出 的 最 新 版 本 的 電 路 設(shè) 計(jì) 軟 件 ， 該 軟件 能 實(shí) 現(xiàn) 從 概 念 設(shè) 計(jì) ， 頂 層 設(shè) 計(jì) 直 到 輸 出 生 產(chǎn) 數(shù) 據(jù) 以 及 這 之 間 的 所 有 分 析 驗(yàn) 證 和設(shè) 計(jì) 數(shù) 據(jù) 的 管 理 。 　 　 Protel DXP 2022 已 不 是 單 純 的 PCB（ 印 制 電 路 板 ） 設(shè) 計(jì) 工 具 ， 而 是 由 多 個(gè)模 塊 組 成 的 系 統(tǒng) 工 具 ， 分 別 是 SCH（ 原 理 圖 ） 設(shè) 計(jì) 、 SCH（ 原 理 圖 ） 仿 真 、PCB（ 印 制 電 路 板 ） 設(shè) 計(jì) 、 Auto Router（ 自 動(dòng) 布 線 器 ） 和 FPGA 設(shè) 計(jì) 等 ， 覆 蓋了 以 PCB 為 核 心 的 整 個(gè) 物 理 設(shè) 計(jì) 。 與 較 早 的 版 本 Protel99 相 比 ， Protel DXP 2022 不 僅 在 外 觀 上 顯 得 更 加 豪 華 、人 性 化 ， 而 且 極 大 地 強(qiáng) 化 了 電 路 設(shè) 計(jì) 的 同 步 化 ， 同 時(shí) 整 合 了 VHDL 和 FPGA 設(shè)計(jì) 系 統(tǒng) ， 其 功 能 大 大 加 強(qiáng) 了 。Quartus II 開發(fā)系統(tǒng)具有強(qiáng)大的處理能力和高度的靈活性，它的優(yōu)點(diǎn)主要表現(xiàn)在以下方面：與結(jié)構(gòu)無關(guān)：Quartus II 系統(tǒng)的編譯程序，支持 Altera 全部系列的 PLD 產(chǎn)品，提供與結(jié)構(gòu)無關(guān)的設(shè)計(jì)開發(fā)環(huán)境，具有強(qiáng)大的邏輯綜合與優(yōu)化功能。硬件描述語言(HDL)： QuartusII 支持各種 HDL 輸入選項(xiàng)，包括VHDL，Verilog HDL 和 Altera 的硬件描述語言 AHDL。在本系統(tǒng)設(shè)計(jì)中，采用了國際上通用的 VHDL 語言對(duì)某些具有特定功能的邏輯模塊進(jìn)行設(shè)計(jì)。它具有強(qiáng)大的語言結(jié)構(gòu)，可以用簡(jiǎn)潔明確的代碼描述來進(jìn)行復(fù)雜控制邏輯的設(shè)計(jì)。7第 3 章 系統(tǒng)硬件設(shè)計(jì) 系統(tǒng)硬件結(jié)構(gòu)系統(tǒng)主要完成的任務(wù)是將采集到的圖像數(shù)據(jù)傳輸?shù)接?jì)算機(jī)中處理，這一過程需要完善的硬件平臺(tái)作為保障才能將大量數(shù)據(jù)實(shí)時(shí)無誤的傳輸。線陣 CCD 圖像傳感器將采集到的圖像信號(hào)轉(zhuǎn)化成電壓信號(hào)輸出，然后經(jīng)過 VSP5010 對(duì)該信號(hào)進(jìn)行模擬前端處理，最終轉(zhuǎn)換成數(shù)字信號(hào)。F P G AE P 1 C 3A F EV S P 5 0 1 0電源配置電路 I O 接口電壓轉(zhuǎn)換7 4 L V C 1 6 2 4 5晶振C C DT C D 1 5 0 1 D圖 31 系統(tǒng)硬件結(jié)構(gòu)圖 CCD 硬件設(shè)計(jì) CCD 工作原理 CCD 是基于金屬 —氧化物 —半導(dǎo)體技術(shù)的光電轉(zhuǎn)換器件，它是由很多光敏像元組成的，即在 P 型( 或 N 型)硅襯底的表面用氧化方法形成一層厚度約 的二氧化硅層，再在二氧化硅上蒸鍍一層金屬膜，并用光刻的方法制成柵狀電極。當(dāng)柵極8施加正偏壓后，空穴被排斥，產(chǎn)生耗盡區(qū)，偏壓繼續(xù)增加，耗盡區(qū)將進(jìn)一步向半導(dǎo)體內(nèi)延伸，將半導(dǎo)體電子吸引到表面，形成一層極薄但電荷濃度很高的反型層。經(jīng)過一定時(shí)刻后，各電極上的電壓發(fā)生變化，電荷包向右移動(dòng)。圖 32 是線陣 CCD 的結(jié)構(gòu)示意圖，可以看出器件主要有光敏區(qū)、轉(zhuǎn)移區(qū)、輸出單元這三部分組成。N 個(gè)電荷包依次沿著 CCD 串行傳輸，每驅(qū)動(dòng)一個(gè)周期，各信號(hào)電荷包向輸出端方向轉(zhuǎn)移一位，第一個(gè)驅(qū)動(dòng)周期輸出第一個(gè)光敏元信號(hào)電荷包。當(dāng)一行的 N 個(gè)信號(hào)全部讀完，產(chǎn)生一個(gè)觸發(fā)信號(hào)，使轉(zhuǎn)移柵變?yōu)楦唠娖?，將新一行?N 個(gè)光信號(hào)電荷包并行轉(zhuǎn)移到 CCD中，開始新一行信號(hào)傳輸和讀出，周而復(fù)始。暗電流CCD 成像器件在既無光注入又無電注入情況下的輸出信號(hào)稱暗信號(hào)，即暗電流。由于工藝過程不完善及材料不均勻等因素的影響，CCD 中暗電流密度的分布是不均勻的。靈敏度指在一定光譜范圍內(nèi)單位曝光量的輸出信號(hào)電壓(電流)。CCD 的光譜響應(yīng)基本上由光敏元材料決定，也與光敏元結(jié)構(gòu)尺寸差異、電極材料和器件轉(zhuǎn)移效率不均勻等因素有關(guān)。例如，CCD 對(duì)藍(lán)光的響應(yīng)是比較差的，這是因?yàn)樵诙嗑Ч柚兴{(lán)光被吸收的比較厲害，以及在多晶硅—氧化物—硅等層中引起的多層干涉的結(jié)果。普通 CCD 的光譜響應(yīng)范圍為 400～1100nm。(1) 散粒噪聲在 CCD 中，無論是光注入、電注入還是熱產(chǎn)生的信號(hào)電荷包的電子數(shù)總有一定的不確定性，也就是圍繞平均值上下變化，形成噪聲。散粒噪聲代表著器件最高信噪比的極限，片外的信號(hào)處理電路不能對(duì)此噪聲進(jìn)行抑制。累積性是指轉(zhuǎn)移噪聲是在轉(zhuǎn)移過程中逐次累積起來的，與轉(zhuǎn)移次數(shù)成正比。這兩份噪聲分別于前、后相鄰周期的電荷包的轉(zhuǎn)移噪聲相關(guān)。以上 3 種噪聲源是獨(dú)立無關(guān)的，所以 CCD 得總噪聲功率是它們的均方和。降低噪聲的主要方法有 :采用相關(guān)雙采樣 CDS(Correlated Double Sampling)技術(shù)、雙斜積分法、小波變換校正法、提高 CCD 工作頻率、帶通濾波器法、制冷方法等。分辨率分辨率是攝像器件最重要的參數(shù)之一，它表明 CCD 成像器件對(duì)景物細(xì)節(jié)的鑒別能力。有時(shí)也用可分辨的最小尺寸表示，它是可分辨的空間頻率的倒數(shù)。分辨率與 CCD 器件的像素尺寸有直接關(guān)系，像素尺寸越小，分辨率越高。目前 CCD 的像素尺寸為 6～14um，可分辨的最小尺寸為 ～ ，對(duì)應(yīng)的線對(duì)數(shù)為 85～35lp/mm。為了保證CCD 圖像傳感器正確穩(wěn)定的工作并充分發(fā)揮它的光電轉(zhuǎn)換功能，必須設(shè)計(jì)出能夠產(chǎn)生符合 CCD 器件工作所需時(shí)序的驅(qū)動(dòng)控制電路。TCD1501D 芯片基本結(jié)構(gòu)系統(tǒng)選用了日本東芝公司生產(chǎn)的 TCD1501D 線陣 CCD 圖像傳感器，它是一款11高速、低暗電流的 5000 像元線陣 CCD 器件。 表 31 TCD1501D 引腳說明 圖 33 TCD1501D 管腳圖 圖 34 所示為 TCD1501D 原理結(jié)構(gòu)圖，由圖可知， TCD1501D 由光敏區(qū)、轉(zhuǎn)移柵、模擬移位寄存器及信號(hào)輸出單元組成。當(dāng)掃描一張 A3 的圖紙時(shí)可達(dá)到 16 線/mm 的精度，該器件工作在5V 驅(qū)動(dòng)脈沖，12V 的電源條件下。光譜響應(yīng)范圍從 400nm 到 1100nm，峰值對(duì)應(yīng)的波長(zhǎng)為 550nm。系統(tǒng)中使用 74LVC16245 實(shí)現(xiàn)電平標(biāo)準(zhǔn)轉(zhuǎn)換的功能，它是16 位高速 CMOS 雙向線驅(qū)動(dòng)器，采用單電源供電方式，可以增強(qiáng)電流驅(qū)動(dòng)能力，工作頻率可達(dá) 40MHZ。其工作方式如表 所示。圖 36 所示為系統(tǒng)的 CCD 驅(qū)動(dòng)電路硬件原理圖。由于 74LVC16245 可以同時(shí)驅(qū)動(dòng)兩片 TCD1501D，所以這里設(shè)計(jì)了兩個(gè)接口 P1 和P2。1DIRB23GN456VC7890OEALSPHveadr X_圖 36 CCD 驅(qū)動(dòng)電路硬件設(shè)計(jì) AFE 電路設(shè)計(jì) AFE 功能分析AFE（Analog Front End） ，又稱模擬前端處理。AFE 的作用就是將 CCD 輸出的模擬圖像信號(hào)箝位和放大到 A/D 轉(zhuǎn)換器所需要的電平。一個(gè)完整的 AFE 處理器包括輸入箝位，相關(guān)雙采樣，程控增益放大，模數(shù)轉(zhuǎn)換等功能。這樣的方案由于采用了單芯片設(shè)計(jì)方案，系統(tǒng)將具有更好的可靠性、穩(wěn)定性。VSP5010 是一款面向 CCD 的完善的低功耗雙通道模擬信號(hào)處理器。VSP5010 可以工作在三種模式下，對(duì) CCD 信號(hào)、模擬視頻信號(hào)和普通的交14流信號(hào)進(jìn)行 A/D 轉(zhuǎn)。VSP5010 的引腳圖如圖 37 所示。主要包含直流重建、相關(guān)雙采樣、輸入箝位、可編程增益放大器（DPGA） 、黑電平箝位、A/D 轉(zhuǎn)換器等模塊。15圖 38 VSP5010 的內(nèi)部結(jié)構(gòu)圖直流重建 直流重建的目的是實(shí)現(xiàn)直流電平箝位。因此，CCD 的輸出信號(hào)往往不能直接加到后續(xù)放大器的輸入端。在實(shí)際電路設(shè)計(jì)中，將 CCD 輸出信號(hào)經(jīng)過一個(gè) 的耦合電容連接到 VSP5010 的 CCD 信號(hào)輸入引腳，在耦合電容端產(chǎn)生一個(gè)理想的直流偏置電壓，可以將 CCD 信號(hào)的直流電平箝位在 左右。由于 CCD 每個(gè)像元的輸出信號(hào)中既包含有光敏信號(hào)，也包含有復(fù)位脈沖電壓信號(hào)，若在光電信號(hào)的積分開始時(shí)刻和積分結(jié)束時(shí)刻，分別對(duì)輸出信號(hào)采樣（在一個(gè)信號(hào)輸出周期內(nèi)，產(chǎn)生兩個(gè)采樣脈沖，分別采樣輸出信號(hào)的兩個(gè)電平，即一次是對(duì)復(fù)位電平進(jìn)行采樣，另一次是對(duì)信號(hào)電平進(jìn)行采樣） ，并且使得兩次采樣時(shí)間之間的間隔遠(yuǎn)小于時(shí)間常數(shù) RC（R 為復(fù)位管的導(dǎo)通電阻） ，這樣兩次采樣的噪聲電壓相差無幾，兩次采樣的時(shí)間又是相關(guān)的。輸入箝位 輸入箝位的目的是去除 CCD 的黑電平偏移。與其它模擬前端芯片的結(jié)構(gòu)不同，VSP5010 在 CCD 信號(hào)進(jìn)入芯片后就去除了這個(gè)偏移電平，這樣做有兩個(gè)好處：其一是減小對(duì)芯片采集通道中的黑電平箝位模塊的影響，其二是確保 DPGA 有更大的電壓放大的空間。VSP5010 的配置由 FPGA負(fù)責(zé)完成。它的工作原理是：首先，通過對(duì)相應(yīng)寄存器配置，獲得需要的箝位電平，可調(diào)范圍為 0～510 LSB；然后，在信號(hào)的消隱期，ADC 的輸出電壓與用戶通過寄存器配置的黑電平向比較；最后，比較后的信號(hào)通過濾波降低噪聲，將修正的信號(hào)通過 DAC 重新輸入 ADC。A/D 轉(zhuǎn)換器 VSP5010 內(nèi)部含有一個(gè)高速、低功耗的 A/D 轉(zhuǎn)換器。VSP5010 的硬件電路設(shè)計(jì)如下圖 39 所示。Cyclone 器件具有為大批量?jī)r(jià)格敏感應(yīng)用優(yōu)化的功能集，這些應(yīng)用市場(chǎng)包括消費(fèi)類、工業(yè)類、汽車業(yè)、計(jì)算機(jī)和通信類。Cyclone FPGA 支持各種單端 I/O