【正文】 6116芯片。6116芯片是 2K8位的高速靜態(tài) CMOS可讀寫存儲器， n 6116的內部功能框圖如圖 。靜態(tài) RAM組成的存儲矩陣和存儲模塊n 在微型計算機系統(tǒng)中，常利用存儲矩陣和存儲模塊組織內存空間。n 2141芯片是 4K1位的靜態(tài) RAM， 即它有 4K個存儲單元，每個存儲單元的位數(shù)為 1位，其引腳布局如圖。圖 用 4kx1位芯片組成 16kx8位存儲矩陣 MemoryDesignICsn 圖 圖 一個 64Kx8位靜態(tài) RAM存儲模塊16 K 8靜態(tài) RAM模塊選擇譯碼器寫脈沖發(fā)生器8286(2片 )芯片允許信號邏輯電路WE CEA 13 ～ A 0 D 7～ D 0OETAB第 1組第 2組第 3組CE 3CE 2CE 1CE 0D7～ D 0 AB OETA 15A 14A13 ～ A 0A15 ～ A 0A 19 ～ A 16寫控 MWTC讀控 MRDC8286 (1片 )讀 /寫控制第 0組地址總線A19 ～ A 0n 在圖 ， CPU輸出的地址信號實際上被劃分為三個層次 (字段 )來使用：167。 接下來的 2位 (A1 A14)作為 “組選擇 ”；167。167。圖 n 解 :n 為構成該存儲器共需給定芯片： /圖 動態(tài) RAM(DRAM)(1)n 目前，動態(tài) RAM基本存儲單元是由一個 MOS管和一個小電容構成，故稱 “單管動態(tài) RAM基本存儲單元電路 ”，其結構如圖 。n 對電容漏電而引起信息丟失這個問題的解決辦法是定期地對內存中所有動態(tài) RAM存儲單元進行 刷新(refresh)， 使原來表示邏輯 “1”電容上的電荷得到補充，而原來表示邏輯 “0”的電容仍保持無電荷狀態(tài)。的主要特點n 與靜態(tài) RAM相比，動態(tài) RAM基本存儲電路所用的MOS管少，從而可以提高存儲器的存儲密度并降低功耗。n DRAM的 高存儲密度、低功耗 及每位 價格便宜 的突出優(yōu)點，使之非常適用于在需要較大存儲容量的系統(tǒng)中用作主存儲器。(2)n 下面以一個 1M1位的 DRAM芯片為例進行概要說明。圖 DRAM芯片引腳信號圖 DRAM芯片舉例n Motorola511000A是 1M1位的高速 DRAM芯片，片內共有 1048576個基本存儲單元。511000A的引腳分布圖。讀 /寫控制 W( 高電平為讀操作，低電平為寫操作 )、行地址選通 RAS、 列地址選通 CAS、測試功能控制 TF(Test167。511000A芯片內部功能框圖如圖 。511000A引腳圖圖 MCM只讀存儲器 ROM1. 掩模式 ROM(MaskedROM)2.ROM)3.PROM)n EPROM的基本存儲單元n EPROM基本存儲單元大多采用浮柵 MOS管 (FloatingAvalancheMOS， 簡記為 FAMOS管 ， 浮柵雪崩注入 MOS管 )。圖 P溝道浮柵 MOS管 EPROM的存儲電路N襯底P+ P++ + +S(源極 ) SiO2 浮柵 D(漏極 )n EPROM芯片上方有一個石英玻璃窗口，當用一定波長 (如 2537μw/cm２） 的紫外線透過窗口照射時，所有存儲電路中浮柵上的電荷會形成光電流泄放掉，使浮柵恢復初態(tài)。4.EPROM)n EPROM雖然可以多次編程，具有較好的靈活性，但在整個芯片中即使只有一個二進制位需要修改，也必須將芯片從機器 (或板卡 )上拔下來利用紫外線光源擦除后重寫，因而給實際使用帶來不便。 E2PROM管子的結構示意圖如圖 。n 在 EEPROM中，漏極上面增加了一個 隧道二極管 ，它在第二柵極 (控制柵 )與漏極之間的電壓 VG的作用下 (實際為電場作用下 )，可以使電荷通過它流向浮空柵 ，即起編程作用；n 若 VG的極性相反也可以使電荷從浮動柵流向漏極，即 起擦除作用 。n 與 EPROM擦除時把整個芯片的內容全變成 “1”不同， EEPROM的擦除可以按字節(jié)分別進行， 這是EEPROM的優(yōu)點之一。n 這就特別適合在現(xiàn)代嵌入式系統(tǒng)中用 EEPROM保存一些偶爾需要修改的少量數(shù)據(jù)。閃存 (FLASHMEMORY)n 閃存也稱快擦寫存儲器，有人也簡稱之 Flash。n 從這個意義上說，傳統(tǒng) 的 ROM與 RAM的界限和區(qū)別在閃存上已不明顯。閃存的主要特點n ① 片內有 命令寄存器 和 狀態(tài)寄存器 ，因而 具有內部編程控制邏輯 ，當進行擦除和編程寫入時，可由內部邏輯控制操作。采用命令方式可以使閃存進入各種不同的工作方式，例如整片擦除、按頁擦除、整片編程、分頁編程、字節(jié)編程、進入備用方式、讀識別碼等；n ④ 某些產(chǎn)品可自行產(chǎn)生編程電壓 (VPP)， 因而只用VCC供電，在通常的工作狀態(tài)下即可實現(xiàn)編程操作；n ⑥ (2)圖 閃存的基本存儲單元電路結構、邏輯符號及存儲陣列(a)電路結構及邏輯符號(b)存儲陣列 圖 閃存的擦除與編程(a)擦除：從浮空柵移走電荷 (b)編程：向浮空柵增加電荷存儲器接口技術1.2.3.4.地址譯碼器n CPU對存儲器進行讀寫時，首先要對存儲芯片進行選擇 (稱為片選 )，然后從被選中的存儲芯片中選擇所要讀寫的存儲單元。圖 實現(xiàn)片選控制的三種方式(1)n 優(yōu)點是 存儲器中每一存儲單元都有惟一確定的地址。n 一個采用全譯碼方式實現(xiàn)片選控制的 RAM子系統(tǒng)如圖 。n 即使不需要使用全部地址空間也可采用全譯碼方式，多余的譯碼輸出 (如圖 Y4～ Y7)暫時不用，表 136各存儲芯片的地址范圍芯片 高位地址 低位地址 地址范 圍A19A18A17A16A15A14A13A12A11A10 A9 A8 0 F8000H～ F87FFH(2KB)1 1 1 1 1 0 0 0 0 1 1 1 0 F8800H～ F8FFFH(2KB)1 1 1 1 1 0 0 0 1 1 1 1 0 F9000H～ F97FFH(2KB)1 1 1 1 1 0 0 1 0 1 1 1 0 F9800H～ F9FFFH(2KB)1 1 1 1 1 0 0 1 1 1 1 1 部分譯碼方式n 所謂部分譯碼方式就是只選用地址總線高位地址的一部分 (而不是全部 )進行譯碼，以產(chǎn)生各個存儲器芯片的片選信號。q 78000H～787FFH(當 A19＝ 0時 )或 F8000H～ F87FFH(當 A19＝ 1時 )，即出現(xiàn)了一個存儲單元可以由兩個地址碼來選中的現(xiàn)象 (其他存儲芯片的情況與此相同 )。n 上述是假設 A19一位地址不參加譯碼，則一個存儲單元有兩個地址與其對應。n 優(yōu)點 :片選譯碼電路比較簡單 。(3) 線選方式就是將地址總線的高位地址不經(jīng)過譯碼，直接將它們作為片選信號接至各存儲芯片的片選輸入端，即采用線選方式， 根本不需要使用片選譯碼器 。 圖 例原理圖。A19和 A18不能同時為 0，否則，將會同時選中兩個存儲芯片，造成訪問存儲器操作錯誤。n 否則，將導致存儲器操作的差錯。n 圖 。線選方式的地址空間分布A19 A18 A17 ～ A00 0 0 ～ 01 0 1 ～ 11 0 0 ～ 00 1 1 ～ 11 1 0 ～ 00 0 1 ～ 10 1 0 ～ 01 1 1 ～ 1不能使用（ 256K）存儲芯片 I 地址空間 (256K)存儲芯片 II 地址空間 (256K)不能使用（ 256K）n 另外，在采用線選方式時，如果某些地址線閑置不用 (既不用作片內地址，也不用作片選線 )，則在地址空間中還會存在地址重疊現(xiàn)象。存儲器擴展1.n 而存儲芯片的數(shù)據(jù)線則分別連接到數(shù)據(jù)總線的相應位上。 圖 用位擴展法擴展存儲器n 存儲器工作時，各芯片同時進行相同的操作。n 在這種連接方式下， 地址線的負載數(shù)等于芯片數(shù)，而數(shù)據(jù)線的負載數(shù)為 1。字擴展法n 字擴展法也叫 地址串聯(lián)法 。n 整個存儲器的位數(shù)等于單個存儲芯片的位數(shù)。n 圖 8片 2K8位的存儲芯片連接擴展成容量為 16K8位的存儲器 的邏輯結構圖。用字擴展法擴展存儲器2Kx8CSWE2Kx8CSWE2Kx8CSWED0D1D7A0～ A13WEA11～ A13D0 D1 D7 D0 D1 D7 D0 D1 D7Y0Y738譯碼器A0～ A10n 由圖 ，在這種連接方式下 :n 直接作為片內地址的低位地址線的負載數(shù)等于存儲芯片數(shù)，而參加片選譯碼的高位地址線的負載數(shù)為 1；n 數(shù)據(jù)線的負載數(shù)也等于芯片數(shù) 。 但位擴展法中存儲器的總容量受芯片容量的限制。字位擴展法n 采用 字位擴展法 ，就是既在位方向上進行擴展，又在字方向上進行擴展，如圖 。n 在字位擴展法中，數(shù)據(jù)線的負載數(shù)為 存儲組數(shù) ；n 低位地址線的負載數(shù)為 存儲組數(shù) 乘以每組中的芯片數(shù) ；n 高位地址線的負載數(shù) 等于 1。n 存儲器接口設計 ，則是指根據(jù)給定的存儲芯片及存儲容量和地址范圍的要求，具體構成 (設計 )所要求的存儲器子系統(tǒng)。n 例 已知一個存儲器子系統(tǒng)如圖 ，試指出其中 RAM和 EPROM的存儲容量以及各自的地址范圍。例 RAMCSWEA14A12A11D7～ D0CPUI/O1～ I/O8Y0Y1Y7G1G2BG2AACBRD74LS138WRA10～ A0OEA19A13M/IOA18A16A15A17A10～ A0OECEA11A10～ A0Y5Y6EPROMD7～ D0 n 解 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ～ A0n RAM 1 1 1 1 1 0 0 1 0 0 ～ 0 (F9000H)n 地址范圍 …n 1 1 1 1 1 0 0 1 0 1 ～ 1 (F97FFH) 2KBn 或n 1 1 1 1 1 0 0 1 1 0 ～ 0 (F9800H)n …n 1 1 1 1 1 0 0 1 1 1 ～ 1 (F9FFFH)2KBn EPROM 1 1 1 1 1 1 0 1 0 0 ～ 0 (FD000H)n 地址范圍 …n 1 1 1 1 1 1 0