【正文】 ........................................................ 46 5 流水線模型仿真與驗證 ....................................................................................................... 47 軟硬件仿真環(huán)境 ............................................................................................................... 47 ................................................................................................ 47 硬件實現(xiàn)環(huán)境 ............................................................................................................... 53 .................................................................................................... 54 ........................................................................................................ 56 映射實現(xiàn)機(jī)制 ............................................................................................................... 56 流水線模型映射例化 .......................................................................................... 57 驗證與下載 ....................................................................................................................... 60 本章小結(jié) ........................................................................................................................... 62 6 結(jié)論與展望 ........................................................................................................................... 63 結(jié)論 ................................................................................................................................... 63 展望 ................................................................................................................................... 63 致謝 .......................................................................................................................................... 65 參考文獻(xiàn) .................................................................................................................................. 66 附錄 .......................................................................................................................................... 70 1 緒論 1 1 緒論 選題的背景 進(jìn)入 21 世紀(jì)，科技日新月異，隨著古老設(shè)備，家電，娛樂通信工具的逐步淘汰，取而代之的是智能化家具，全自動控制設(shè)備，移動終端，各種各樣的移動智能化工具非常普遍，智能時代已經(jīng)來臨，設(shè)計者的關(guān)注點也開始轉(zhuǎn)移，更多的注重移動設(shè)備的前期設(shè)計，嵌入式產(chǎn)品的核心在于內(nèi)部處理器芯片的設(shè)計。 而目前在嵌入式移動應(yīng)用平臺采用的大部分是通用商業(yè)處理器，如 Am186/8 386EX、 SC400、 Power PC、 MIPS、 ARM/ StrongARM 系列等 ，其中的指令集面對千差萬別的嵌入式應(yīng)用時暴露出專用性差，執(zhí)行效率低等弱點，于此同時流行的幾種嵌入式處理器都是硬核，在嵌入式系統(tǒng)的快速發(fā)展的背景下，應(yīng)用系統(tǒng)的更新?lián)Q代只能換新處理器，會造成成本的浪費。 ASIP 全稱是 Application Specific Instruction Processor，是免費開源的軟核處理器，針對專用指令集應(yīng)運而生， ASIP 是一種新型的具有處理器結(jié)構(gòu)的芯片，針對某個或某一類型應(yīng)用而專門設(shè)計 [1]，設(shè)計過程中，設(shè)計者在速度、功耗、成本、靈活性等多個方面的權(quán)衡最佳平衡點，定制最優(yōu) ASIP 架構(gòu)，滿足特定功能的嵌入式系統(tǒng)需求， ASIP 在嵌入式系統(tǒng)領(lǐng)域越來越流行和受親睞。 研究意義 目前，隨著 CPLD（超大規(guī)模集成電路）集成度越來越高， FPGA（現(xiàn)場可編程門陣列）技術(shù)快速發(fā)展，芯片越來越復(fù)雜，集成度越來越高 [6][7][8]，設(shè)計者也越來越注重 ASIP的設(shè)計方法學(xué)研究，越來越 強(qiáng)調(diào)設(shè)計的可重用性和短周期性，硬件電路的設(shè)計開始慢慢的趨于軟件化，設(shè)計者利用硬件描述語言可以直接在軟件中設(shè)計和生成各種硬件邏輯功能模塊，甚至是一個 SOC（ System Of Chips）片上系統(tǒng) [9][10]。由于傳統(tǒng)的 ASIP 設(shè)計沒有注重前期的模型描述設(shè)計，武漢紡織大學(xué)碩士學(xué)位論文 應(yīng)用的修改，往往涉及到底層硬件設(shè)計的大量修改，工作量巨大，增加了開發(fā)維護(hù)成本，也不利于產(chǎn)品升級改進(jìn)。 C. A. Petri 博士是德國很出名數(shù)學(xué)家，在上世紀(jì)六十年代提出了 Petri網(wǎng)理論， Petri網(wǎng)能很好的描述并行程序 [50][31]，基于這一特點，將 Petri 網(wǎng)模型應(yīng)用于流水線的設(shè)計，對流水線進(jìn)行 Petri網(wǎng) P/T元建模，采用可執(zhí)行模型描述規(guī)約對 ASIP 處理器流水線設(shè)計，目前業(yè)界對于 Petri 網(wǎng)的硬件描述實現(xiàn)起步很晚，特別是對處理器流水線的描述才剛剛開始，有著較高的研究 價值和實用性。 國內(nèi)外研究現(xiàn)狀分析 國外學(xué)者很早就已經(jīng)開始研究 Petri網(wǎng)模型了，國內(nèi)的研究起步于 21 世紀(jì)初，針對ASIP 的研究與設(shè)計，國外起步也要比國內(nèi)提前很多年，比如在 ASIP 設(shè)計實現(xiàn)方面，早在 1982 年，國外就設(shè)計實現(xiàn)了一款實時的音頻處理芯片，其實也 是 ASIP 最早原型代表作，國內(nèi)在 ASIP 設(shè)計研究領(lǐng)域，國防科技大學(xué)、中國科學(xué)技術(shù)大學(xué)等幾所大學(xué)也取得了一些初步的成果 [11][31]， ASIP 的流水線 Petri 網(wǎng)設(shè)計建模研究還處于起步狀態(tài)，都只是一些初步研究，在這個領(lǐng)域的還是有非常大的發(fā)展空間的。隨后的幾年里，國內(nèi)陸續(xù)了擴(kuò)展 PN 的研究， 2021 年，中國科技大學(xué)提出了基于 PN 的 ASIP 體系結(jié)構(gòu)建模的 PNP 模型，中國科技大學(xué)，國防科技大學(xué)對于這方面的研究作出了很大的貢獻(xiàn) [2][3]。 模型檢測 (Model Checking )是形式化驗證中的一種極其有效的方法。 Petri網(wǎng)理論現(xiàn)在已經(jīng)十分的成熟， Petri 網(wǎng)的理論在國外得到了很多應(yīng)用，比如一些商業(yè)的 Petri網(wǎng)動態(tài)仿真驗證工具軟件。 Petri網(wǎng)理論應(yīng)用的前景還是很光明的。這款軟件很好用。 ASIP 研究國外有很多成熟的資源，比如 opencore 官網(wǎng)，還有像 altera，等硬件開發(fā)軟件商的一些資源 [30][31]，都可供參考，山東科技大學(xué)信息學(xué)院陳新華、張德學(xué)承擔(dān)的青島市科技局基于 OR1200 的一個 SOC 項目 [32]，在 FPGA 上成功的實現(xiàn)了基于 OR1200架構(gòu)的軟核，包括網(wǎng)管資源端口，在 SOC 的研究上的成果是突破性的，成功的在實驗測試平臺上運行驗證，在嵌入式 SOC 上實現(xiàn)了復(fù)雜軟核的設(shè)計。 研究目標(biāo)及主要研究內(nèi)容 研究目標(biāo) Petri網(wǎng)在描述并發(fā)性模型上有其優(yōu)勢，采用 Petri網(wǎng)對流水線結(jié)構(gòu)建模擁有很大優(yōu)越性。整個設(shè)計技術(shù)可分為四個方面，流水線原理研究， Petri網(wǎng) 流水線建模，邏輯綜合，仿真驗證。 研究內(nèi)容 為了開發(fā)流水線的并行性以及獲取規(guī)范、可讀形式模型及其邏輯綜合， PNML（ Petri網(wǎng)標(biāo)記語言）描述 Petri 網(wǎng)模型，建立面向操作的 RISC 流水線和基于數(shù)據(jù)傳輸?shù)?TTA（傳輸觸發(fā)體系結(jié)構(gòu)）流水線 Petri網(wǎng)模型。對 Petri網(wǎng)模型進(jìn)行軟件仿真，生成硬件描述語言，最后進(jìn)行仿真，下載到 FPGA DE2 開發(fā)板上驗證。 2. 流水線原理研究，既然對 Petri 網(wǎng)流水線建模，首先要解決的問題是，研究流水線的原理，流水線也分為多種多樣，如 RISC， CISC， TTA 等，筆者要 對這些有一定的研究，查閱大量相關(guān)資料。目前國內(nèi)外對于 Petri 網(wǎng)的研究很熱，但是對于 Petri網(wǎng)模型的驗證方式?jīng)]有一個統(tǒng)一的標(biāo)準(zhǔn)，而對于 Petri 網(wǎng)模型的驗證又是一個必不可少的環(huán)節(jié)，筆者需要設(shè)計出一款適合 ASIP 流水線 Petri模型 的建模軟件。 4. Petri 網(wǎng)流水線模型邏輯綜合，這是設(shè)計的第三個階段面臨的研究內(nèi)容， ASIP 核在開發(fā)板上運行，采用的是 HDL(硬件描述語言 )實現(xiàn)的，如何將建模軟件 中正確的 Petri網(wǎng)流水線模型邏輯綜合成 HDL 代碼，這是一個關(guān)鍵性的技術(shù) 問題。 設(shè)計者總結(jié)分析現(xiàn)有資料和成果的基礎(chǔ)上，綜合考慮上述基 本技術(shù)問題，反復(fù)的與導(dǎo)師商討，定出了本課題的研究解決方案 [37]，課題研究方案基本結(jié)構(gòu)如下： 1. 剖析比較常見的 ASIP 設(shè)計方法，提出采用“描述 綜合”的設(shè)計方法，實現(xiàn) ASIP設(shè)計。 3. 設(shè)計完成一款軟件 IDE，發(fā)表了基于 Petri網(wǎng)的 ASIP 流水線設(shè)計軟件的 版本，1 緒論 5 軟件實現(xiàn)功能主要有如下幾個功能： 4. 利用軟件生成 ASIP 核測試程序的 mif 文件，用 Quartus 軟件將 HDL代碼下 載到FPGA(DE270)開發(fā)板上成功運行，用 Quartus 軟件分析數(shù)據(jù)和仿真波形 圖。 論文章節(jié)安排 論文以提出的基于 Petri網(wǎng)的 ASIP 流水線設(shè)計方法為主線，分別對設(shè)計的各個方面進(jìn)行了必要的詳細(xì)論述，理論結(jié)合實踐，對各個環(huán)節(jié)進(jìn)行論證，闡述了相關(guān)技術(shù)背景，論文依據(jù)基于 Petri網(wǎng)的 ASIP 流水線設(shè)計方法這條主線 ，分為六個章節(jié)： 1． 緒論： 介紹相關(guān)選題背景，從國內(nèi)外研究現(xiàn)狀切入，給出了研究的意義，依據(jù)研究課題，闡述了整個研究的目標(biāo)，以及研究過程中待解決的相關(guān)技術(shù)難題，在緒論的最后，闡明了研究的技術(shù)方案，該章節(jié)簡明扼要的描述了論文大體框架。 3． 基于 OTA 的 ASIP 架構(gòu)研究： OTA 架構(gòu)作為經(jīng)典的處理器架構(gòu)，有著不可替代的優(yōu)勢，對 OTA 架構(gòu)的處理器指令集作了研究，以 MIPS 為藍(lán)本，設(shè)計 ASIP 的專有定制指令，同時對單周期，多周期，流水線的 ASIP 系統(tǒng)結(jié)構(gòu)進(jìn)行了描述。 5． 流水線 模型 仿真 與 驗證： 武漢紡織大學(xué)碩士學(xué)位論文 同樣也是研究的核心內(nèi)容之一，該環(huán)節(jié)相關(guān)研究工作復(fù)雜，主要論述了如何對設(shè)計軟件生成的 ASIP(HDL)核進(jìn)行調(diào)試，仿真，驗證，從測試指令作為切入點，在 Quartus中循序漸進(jìn)的對調(diào)試仿真出的數(shù)據(jù)和圖進(jìn)行分析，該章節(jié)從實踐角度 闡述論證設(shè)計得到的 ASIP(HDL)核的正確性。 對研究成果做了總結(jié)，與開篇首尾呼應(yīng)，同時也對筆者自己的研究工作提出了一些由于時間關(guān)系待改進(jìn)的地方，該章節(jié)屬于論文撰寫的收尾。 “描述 綜合”方法學(xué) 近年來，邏輯綜合被公認(rèn)為是設(shè)計過程構(gòu)成整體所必須的部分，而這種認(rèn)可導(dǎo)致了設(shè)計方法學(xué)上的革命性變化，因為“捕獲 模擬（ CaptureandSimulate）”設(shè)計方法學(xué)正逐步讓位于“描述 綜合（ DescribeandSynthesize） ”設(shè)計方法學(xué)，“描述 綜合”方法學(xué)可應(yīng)用于若干抽象層次，在門級，功能和控制單元可采用邏輯綜合方法進(jìn)行綜合，例如，功能單元 ALU，比較器和多路選擇器等等，可用布爾方程描述，然后通過兩個階段進(jìn)行綜合，這個新方法學(xué)的優(yōu)點在于允許設(shè)計者用純行為形式描述一個系統(tǒng)設(shè)計