【正文】 引起的噪聲這兩個主要缺點(diǎn)阻礙了 DDS 的發(fā)展與實(shí)際應(yīng)用。隨著微電子技術(shù)的迅速發(fā)展，直接數(shù)字頻率合成器得到了飛速的發(fā)展，它以有別于其他頻率合成方法的優(yōu)越性能基于 DDS 的函數(shù)發(fā)生器 2 和特點(diǎn)成為現(xiàn)代頻率合成 技術(shù)中的佼佼者?，F(xiàn)已廣泛應(yīng)用于通訊、導(dǎo)航、雷達(dá)、遙控遙測、電子對抗以及現(xiàn)代化的儀器儀表工業(yè)等領(lǐng)域。隨著電子技術(shù)的發(fā)展 ,對信號源頻率的穩(wěn)定度、準(zhǔn)確度以及頻譜純度的要求越來越高?；?DDS 技術(shù)的信號發(fā)生器是一類新型信號源 ,它已成為眾多電子系統(tǒng)中不可缺少的組成部分 。限于當(dāng)時的技術(shù)和器件的限制，它的性能不能與已有的技術(shù)相比，故未受到重視。 DDS 內(nèi)部結(jié)構(gòu)原理 DDS 的基本原理是利用采樣定量，通過查表法產(chǎn)生波形。 相位累加器由 N 位加法器和 N 位累加寄存器級聯(lián)構(gòu)成。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進(jìn)行相位加累加。這樣就可以把存儲在波形存儲器內(nèi)的波形 的 抽樣值 可 經(jīng)查表得出，完成相位到幅值的轉(zhuǎn)換。低通濾波器用于濾除不要的取樣分量，以 便于輸出頻譜純凈的信號。 圖 1 DDS內(nèi)部原理框圖 DDS 的數(shù)學(xué)原理 設(shè)有一個頻率為 f 的 余弦信號 )(tS ： )2cos()( ftS t ?? 現(xiàn)在以采樣頻率 cf 對 )(tS 進(jìn)行采樣，得到的離散序列為： )2cos()( fnTS ?? ?2,1,0?n 其中cc fT1? 為采樣周期。 根據(jù)上述原理可以構(gòu)造一個不變量 K 為量化相位增量的量化序列： nKn ?)(? ?2,1,0?n 然后完成從 )(n? 到另一個序列 )(nS 的映射，由 )(n? 構(gòu)造序列： )2c os (2c os)(2c os)(cf nTKnKM nnS ???? ??? 公式（ 2— 1） 公式（ 21）是連續(xù)信號 )(tS 經(jīng)采樣頻率為 cf 采樣后的離散時間序列，根據(jù)采樣定理，當(dāng)21?? MKffc時， )(nS 經(jīng)過低通濾波器平滑后，可唯一恢復(fù)出 )(tS 。 由奈奎斯特準(zhǔn)則可知，允許輸出的最高 頻率 2max co ff ?，即 12 ?? NK ，但實(shí)際上在應(yīng)用中受到低通濾波器的限制，通常 2max co ff ?，以便于濾波鏡像頻率，一般： co m a x f4 0 %f ?? 由此可見 DDS 的工作頻率帶較寬，可以合成從直流到 的頻率信號，同時它的輸出相位連續(xù)，頻率穩(wěn)定度高。美國 AD 公司推出的高集成度頻率合成器 AD9850 便是采用 DDS 技術(shù)的典型產(chǎn)品之一。 AD9850 的引腳排列，圖 2為其組成框圖。 AD9850 內(nèi)含可編程 DDS 系統(tǒng)和高速比較器，能實(shí)現(xiàn)全數(shù)字編程控制的頻率合成。每來一個外部參考時鐘，相位寄存器便以步長 M 遞加。正弦查詢表包含一個正弦波周期的數(shù)字幅度信息，每一個地址對應(yīng)正弦波中 0176。 范圍的一個相位點(diǎn)。相位寄存器每 經(jīng) 過 2N/M 外部參考時鐘后返回到初始狀態(tài)一次，相 應(yīng) 地正弦查詢表每 經(jīng)過 一個循環(huán)也回到初始位置，從而使整個 DDS 系統(tǒng)輸出一個正弦波。 AD9850 采用 32位的相位累加器將信號截?cái)喑?14位輸入到正弦查詢表，查詢表的輸出再被截?cái)喑?10 位后輸入到 DAC， DAC 再輸出兩個互補(bǔ)的電流。將 DAC的輸出經(jīng)低通濾波器 后接到 AD9850 內(nèi)部的高速比較器上即可直接輸出一個抖動很小的方波。在 125MHz 的時鐘下， 32 位的頻率控制字可使 AD9850 的輸出頻率分辨率達(dá) ；并具有 5 位相位控制位，而且允基于 DDS 的函數(shù)發(fā)生器 7 許相位按增量 180176。 、 45176。 、 176。 流程如圖 3。在應(yīng)用中 ,工作方式選擇位設(shè)為 00 ,因?yàn)? 01 ,10 ,11 已經(jīng)預(yù)留作為工廠測試用。 f r 為參考時鐘頻率 。 AD9850 有串行和并行兩種控制命令字寫入方式。串行控制字的寫入時序如圖 4 所示。 圖 4 時序圖 在表 1 中，位 W0～ W31 的 32 位是頻率控制字，改變它的內(nèi)容可以改變 AD9850 的輸出頻率。位 W34 用來控制 AD9850 的上電和掉電，當(dāng)不需要輸出信號時，通過打這一位置 1 來實(shí)現(xiàn) 掉電。串行裝載時， AD9850 的 D7 引腳和 W_CLK引腳組成同步串行接口，這個接口可以直接與 89S52 相接連。 W0 在前， W39 在后，依次裝入。 基于 DDS 的函數(shù)發(fā)生器 9 表 1 AD9850串行裝載的數(shù)據(jù) 結(jié)構(gòu) 位代號 功能 位代號 功能 位代號 功能 位代號 功能 W0 Freqb0 (LSB) W10 Freqb10 W20 Freqb20 W30 Freqb30 W1 Freqb1 W11 Freqb11 W21 Freqb21 W31 Freqb31 (MSB) W2 Freqb2 W12 Freqb12 W22 Freqb22 W32 Control W3 Freqb3 W13 Freqb13 W23 Freqb23 W33 Control W4 Freqb4 W14 Freqb14 W24 Freqb24 W34 PowerDown W5 Freqb5 W15 Freqb15 W25 Freqb25 W35 Phaseb0 (LSB) W6 Freqb6 W16 Freqb16 W26 Freqb26 W36 Phaseb 1 W7 Freqb7 W17 Freqb17 W27 Freqb27 W37 Phaseb 2 W8 Freqb8 W18 Freqb18 W28 Freqb28 W38 Phaseb 3 W9 Freqb9 W19 Freqb19 W29 Freqb29 W39 Phaseb4 (MSB) 基于 DDS 的函數(shù)發(fā)生器 10 管腳定義 D31D22D13D04DGND5DVDD6WCLK7FQUD8CLKIN9AGND10AVDD11RSET12QOUTIB13QOUT14VINN15VINP16DACBL17AVDD18AGND19IOUTIB20IOUT21RESET22DVDD23DGND24D725D626D527D428AD9850 圖 5 AD9850引腳圖 基于 AD9850 的模塊原理圖 圖 6 AD9850模塊圖 基于 DDS 的函數(shù)發(fā)生器 11 3 總體設(shè)計(jì)方案 系統(tǒng)設(shè)計(jì)原理 本文提出的采用 DDS作為信號發(fā)生核心器件的全數(shù)控函數(shù)信號發(fā)生器設(shè)計(jì)方案 ， 根據(jù)輸出信號波形類型可設(shè)置 、 輸出信號頻率可數(shù)控 、 輸出頻率寬等要求 ， 選用了美國 A/D公司的 AD9850 芯片 ， 并通過單片機(jī)程序控制和處理AD9850的 32位頻率控制字 ， 再經(jīng)放大后加至以數(shù)字電位器為核心的數(shù)字衰減網(wǎng)絡(luò) ， 從而實(shí)現(xiàn)了信號頻率 、 類型以及輸出等選項(xiàng)的全數(shù)字控制 。 單片機(jī) AT89S52是整個系統(tǒng)關(guān)鍵部分，通過對鍵盤進(jìn)行掃描讀入相位信息，經(jīng)轉(zhuǎn)換后輸出到芯片 AD9850，輸出波形。 總體設(shè)計(jì)框圖 系統(tǒng)構(gòu)成如下圖 7所示。 K1K2K3P33P34P32 圖 8 鍵盤控制模 塊 單片機(jī)控制模塊 主控電路中，以單片機(jī)為主體，通過分析鍵盤輸入的數(shù)字值，對 AD9850寫入相應(yīng)的控制字。單片機(jī)（ MICROCONTROLLER，又稱為微控制器）是在一塊硅片上集成了各種部件的微型機(jī)算計(jì)，這些部件包括中央處理器 CPU、數(shù)據(jù)存貯器 RAM、程序存貯器 ROM、定時器 /計(jì)數(shù)器和多種 I/O 接口電路。 基于 DDS 的函數(shù)發(fā)生器 13 AT89S52 的功能描述 T89S52 是一種低功耗、高性能 CMOS8 位微控制器，具有 8K 在系統(tǒng)可編程 Flash 存儲器。片上 Flash 允許程序存儲器在系統(tǒng)可編程，亦適于常規(guī)編程器。 AT89S52 具有以下標(biāo)準(zhǔn)功能： 8k字節(jié) Flash、 256 字節(jié) RAM、 32 位I/O 口線、看門狗定時器、 2 個數(shù)據(jù)指針、三個 16 位定時器 /計(jì)數(shù)器、一個 6向量 2級中斷結(jié)構(gòu)、全雙工串行口、片內(nèi)晶振及時鐘電路。空閑模式下， CPU停止工作，允許 RAM、 定時器 /計(jì)數(shù)器、串口、中斷繼續(xù)工作。 AT89S52 的引腳結(jié)構(gòu)如圖 9 所示 ： 12345MOSI/6MISO/7SCK/8RST9RXD/10TXD/11INT0/12INT1/13T0/14T1/15WR/16RD/17XTAL218XTAL119Vss202122232425262728PSEN29ALE/PROG30EA/Vpp313233343536373839Vcc40AT89S52 圖 9 單片機(jī) AT89S52引腳結(jié)構(gòu)圖 P0 口： P0 口是一個 8 位漏極開路的雙向 I/O 口。對 P0 端口寫為 “1”時，引腳用作高阻抗輸入。在這種模式下 ， P0 具有內(nèi)部上拉電阻。程序校驗(yàn)時，需要外部上拉電阻。對 P1 端口寫 “1”時，內(nèi)部上拉電阻把端口拉高，此時可以作為輸入口使用。此外， 和 分別作定時器 /計(jì)數(shù)器 2 的外部計(jì)數(shù)輸入 （ ） 和時器 /計(jì)數(shù)器 2 的觸發(fā)輸入 （ ） ，在 flash 編程和校驗(yàn)時 ， P1 口接收低 8 位地址字節(jié)。能驅(qū)動 4 個 TTL 邏輯電平。作為輸入使用時，被外部拉低的引腳由于內(nèi)部電阻的原因，將輸出電流。在這種應(yīng)用中， P2 口使用很強(qiáng)的內(nèi)部上拉發(fā)送 1。 在 flash 編程和校驗(yàn)時， P2 口也接收高 8 位地址字節(jié)和一些控制信號 [4]。 時鐘電路 XTAL1 是片內(nèi)振蕩器的反相放大器輸入端， XTAL2 則是輸出端，使用外部振蕩器時，外部振蕩信號應(yīng)直接加到 XTAL1，而 XTAL2 懸空。晶振的頻率可以在 1MHz24MHz 內(nèi)選擇。 AT89C51 中有一個用于構(gòu)成內(nèi)部振蕩器的高增益反相放大器，引腳 XTAL1 和 XTAL2 分別是該放大器的輸入端和輸出端。片外石英晶體或者陶瓷諧振器及電容 C C2接在基于 DDS 的函數(shù)發(fā)生器 15 放大器的反饋回路中構(gòu)成并聯(lián)振蕩電路。 圖 10 時鐘電路 復(fù)位電路 AT89C51 的外部復(fù)位電路有上電自動復(fù)位和手動按鍵復(fù)位。手動按鍵復(fù)位又分為按鍵電平復(fù)位和按鍵脈沖復(fù)位。電路圖如 圖 11 所示： 10ufC31KR210KR1Reset 圖 11 復(fù)位電路 基于 DDS 的函數(shù)發(fā)生器 16 LCD 顯示模塊 現(xiàn)在的字符型液晶模塊已經(jīng)是單片機(jī)應(yīng)用設(shè)計(jì)中最常用的信息顯示器件了 。 LCD12864 的主要性 能 帶中文字庫的 128X64 是一種具有 4 位 /8 位并行、 2線或 3線串行多種接口方式，內(nèi)部含有國標(biāo)一級、二級簡體中文字庫的點(diǎn)陣圖形液晶顯示模塊；其顯示分辨率為 12864, 內(nèi)置 8192個 16*16點(diǎn)漢字，和 128個 16*8點(diǎn) ASCII字符集 .利用該模塊靈活的接口方式和簡單、方便的操作指令，可構(gòu)成全中文人機(jī)交互圖形界面。由該模塊構(gòu)成的液晶顯示方案與同類型的圖形點(diǎn)陣液晶顯示模塊相比，不論硬件電路結(jié)構(gòu)或顯示程序都要簡潔得多，且 該模塊的價格也略低于相同點(diǎn)陣的圖形液晶模塊。 表 2 LCD接口說明 管腳號 管腳名稱 電平 管腳功能描述 1 VSS 0V 電源地 2 VCC +5V 電源正 3 V0 對比度（亮度）調(diào)整 4 RS(CS） H/L RS=“H”, 表示 DB7—— DB0 為顯示數(shù)據(jù) RS=“L”, 表示 DB7—— DB0為顯示指令數(shù)據(jù) 5 R/W(SID) H/L R/W=“H”,E=“H”, 數(shù)據(jù)被讀到 DB7—— DB0 R/W=“L”,E=“H→L”, DB7 —— DB0 的數(shù)據(jù)被寫到IR 或 DR 6 E(SCLK) H/L 使能信號 7 DB0 H/L 三態(tài)數(shù)據(jù)線 8 DB1 H/L 三態(tài)數(shù)據(jù)線 9 DB2 H/L 三態(tài)數(shù)據(jù)線 基于 DDS 的函數(shù)發(fā)生器 17 10 DB3 H/L 三態(tài)數(shù)據(jù)線 11 DB4 H/L 三態(tài)數(shù)據(jù)線 12 DB5 H/L 三態(tài)數(shù)據(jù)線 13 DB6 H/L 三態(tài)數(shù)據(jù)線 14 DB7 H/L 三態(tài)數(shù)據(jù)線 15 PSB H/L H： 8 位或 4位并口方式， L：串口方式（見注釋 1） 16 NC 空腳 17 /RESET H/