【正文】 載波信號(hào)。對(duì)于大量有線信道，由于線路中多半串接有電容器或并接有變壓器等隔直流元件，低頻或直流分量就會(huì)受到很大限制?，F(xiàn)有通信網(wǎng)的主體為傳輸模擬信號(hào)而設(shè)計(jì)的 ，基帶 數(shù)字信號(hào)不能直接進(jìn)入這樣的通信網(wǎng)。通信作為社會(huì)的基本設(shè)施和必要條件，引起的世界各國的廣泛關(guān)注，通信的目的就是從一方 向 另一方傳送信息，給對(duì)方以信息，但是消息的傳送一般都不是直接的，它必 須借助于一定形式的信號(hào)才能便于遠(yuǎn)距離快速傳輸和進(jìn)行各種處理。隨著人類經(jīng)濟(jì)和文化的發(fā)展，人們對(duì)通信技術(shù)性能的需求也越來越迫切，從而又推動(dòng)了通信科學(xué)的發(fā)展。s DE2 development board,FPGA of Type Cyclone II EP2C35F672C6FPGA and driver configuration of EPCS16 system is realized in VHDL hardware description language,whose ASK,PSK and FSK carrier is generated when the four frequency produces a clock signal through the DDS waveform generator,and the system clock is the characteristics of ASK and PSK modulation are similar to each other,which means their carrier are both one way signal,the modulation of ASK and PSK are put on the same model when designed,with a selection key and the two baseband signal control ends clock generates pseudo random sequence baseband signals whose one road cycle is 15 as baseband signals through random signal model after the 512 frequency in modulation,we use non coherent demodulation to demodulate ASK and PSK signal,and the zero crossing detection method for FSK signal the system is tested through the function simulation and verification,whether the output signal and the baseband signal are conformed to each other or not will be tested Key words: FPGA, ASK, PSK, FSK 目錄 1 緒論 ..................................................... 1 課題背景與研究現(xiàn)狀 ......................................... 1 數(shù)字調(diào)制解調(diào)背景知識(shí) .................................... 1 FPGA 背景知識(shí) ........................................... 2 課題的主要研究工作 ......................................... 4 本論文的結(jié)構(gòu) ............................................... 4 技術(shù)簡介 .............................................. 6 QUARTUS II 簡介 .............................................. 6 Quartus II 的使用及主要設(shè)計(jì)流程 ......................... 7 Quartus II 的原理圖輸入設(shè)計(jì)流程 ........................ 10 SignalTap II 邏輯分析儀的使用 .......................... 11 VHDL 語言簡介 .............................................. 13 VHDL 的基本結(jié)構(gòu) ........................................ 14 VHDL 的基本語法 ........................................ 19 ......................................... 21 ASK 的調(diào)制與解調(diào) ........................................... 21 ASK 調(diào)制原理 ........................................... 21 ASK 解調(diào)原理 ........................................... 23 PSK 的調(diào)制與解調(diào) ........................................... 23 PSK 調(diào)制原理 ........................................... 23 PSK 解調(diào)原理 ........................................... 25 FSK 的調(diào)制與解調(diào) ........................................... 26 FSK 調(diào)制原理 ........................................... 26 FSK 解調(diào)原理 ........................................... 28 4 硬件模塊方案設(shè)計(jì)與實(shí)現(xiàn) .................................... 30 DDS（直接數(shù)字式頻率合成器） ............................... 30 DDS 原理 ............................................... 30 硬件模塊設(shè)計(jì)圖 ......................................... 31 頻率控制模塊 .......................................... 32 波形選擇模塊 .......................................... 32 波形存儲(chǔ)模塊 .......................................... 33 頂層實(shí)體模塊 .......................................... 33 程序及仿真結(jié)果分析 .................................... 34 M序列發(fā)生器 ............................................... 35 m 序列原理 ............................................. 35 m 序列發(fā)生器設(shè)計(jì) ....................................... 37 m 序列產(chǎn)生模塊 ......................................... 40 m 序列仿真結(jié)果分析 ..................................... 40 分頻器設(shè)計(jì) ................................................ 41 ASK/PSK 調(diào)制與解調(diào) ......................................... 42 ASK/PSK 調(diào)制方案 ....................................... 42 ASK/PSK 調(diào)制模塊 ....................................... 43 ASK/PSK 調(diào)制仿真結(jié)果分析 ............................... 43 ASK/PSK 解調(diào)方案 ....................................... 44 ASK/PSK 解調(diào)模塊 ....................................... 45 ASK/PSK 解調(diào)仿真結(jié)果分析 ............................... 46 FSK 調(diào)制與解調(diào) ............................................. 47 FSK 調(diào)制方案 ........................................... 47 FSK 調(diào)制模塊 ........................................... 48 FSK 仿真結(jié)果分析 ....................................... 48 FSK 解調(diào)方案 ........................................... 49 FSK 解調(diào)模塊 ........................................... 50 FSK 解調(diào)仿真結(jié)果分析 ................................... 50 5 系統(tǒng)調(diào)試 ................................................ 51 系統(tǒng)電路圖 ............................................... 51 系統(tǒng)仿真結(jié)果 ............................................. 51 結(jié)論 ..................................................... 54 致謝 ..................................................... 55 參考文獻(xiàn) .................................................. 56 附錄：源代碼 .............................................. 46 外文資料翻譯 (附原文 ) ..........................錯(cuò)誤 !未定義書簽。 經(jīng)過功能仿真和驗(yàn)證后，測試輸出信號(hào)與基帶信號(hào)是否相符。系統(tǒng)時(shí)鐘經(jīng)過 512 分頻后經(jīng)過隨機(jī)信號(hào)模塊產(chǎn)生一路周期為 15 的偽隨機(jī)序列作為數(shù)字調(diào)制的基帶信號(hào)。由于 ASK 和 PSK 調(diào)制特性相近，載波都為一路信號(hào)?；?FPGA 的數(shù)字調(diào)制解調(diào)器設(shè)計(jì) 基于 FPGA的數(shù)字調(diào)制解調(diào)器設(shè)計(jì) 摘要 本設(shè)計(jì)使用 FPGA 在 EDA 技術(shù)開發(fā) 軟件 QuartusⅡ 上實(shí)現(xiàn)以正弦信號(hào)為載波的三種調(diào)制信號(hào) ASK、 FSK、 PSK 的 調(diào)制 和解調(diào)。 系統(tǒng)采用 ALTERA 公司生產(chǎn)的 DE2 開發(fā)板， Cyclone II EP2C35F672C6 型號(hào)的 FPGA 和 EPCS16 系列的配置驅(qū)動(dòng)， 使用 VHDL 硬件描述語言實(shí)現(xiàn)， 系統(tǒng)時(shí)鐘為 50MHZ，經(jīng)四分頻產(chǎn)生一路時(shí)鐘信號(hào)經(jīng)過 DDS 波形 發(fā)生器形成 ASK， PSK 及 FSK 的一路載波， FSK 的另一路載波由系統(tǒng)時(shí)鐘經(jīng)八分頻后經(jīng)過 DDS 波形發(fā)生器 后產(chǎn)生 。因此在設(shè)計(jì)時(shí)將 ASK和 PSK 調(diào)制放在 同一 模塊里設(shè)計(jì)，用一個(gè)選擇鍵和兩個(gè)基帶信號(hào)控制端來控制。在解調(diào)時(shí)，用非相干解調(diào)法解調(diào) ASK 和 PSK信號(hào)，用過零檢測法解調(diào) FSK 信號(hào)。 關(guān)鍵詞： FPGA, ASK, PSK, FSK Digital modulation and demodulation based on FPGA Abstract This design uses FPGA on EDA technology development platform QuartusⅡ to achieve the generation and the demodulation of three modulation signal—— ASK,FSK,PSK as carrier through sinusoidal system uses the ALTERA pany39。 1 1 緒論 課題背景與研究現(xiàn)狀 數(shù)字調(diào)制解調(diào)背景知識(shí) 如今社會(huì)通信技術(shù)的發(fā)展速度可謂日新月異 ，計(jì)算機(jī)的出現(xiàn)在現(xiàn)代通信技術(shù)的各種媒體中占有獨(dú)特的地位，計(jì)算機(jī)在當(dāng)今社會(huì)的眾多領(lǐng)域里不僅為各種信息處