【正文】 al systems, FPGAbased digital system design methods and processes。FPGA。 Electronic clock III 目錄 摘要 …… ....................................................................................................................... I Abstract ....................................................................................................................... II 第 1 章 緒論 ................................................................................................................ 1 課題背景和意義 ................................................................................................ 1 可編程器件的發(fā)展歷程 .................................................................................... 1 早期的可編程器件 ——PLD ..................................................................... 2 高級(jí)可編程器件 FPGA/CPLD .................................................................. 3 國(guó)內(nèi)外研究現(xiàn)狀 ................................................................................................ 4 本文主要內(nèi)容 .................................................................................................... 5 第 2 章 FPGA 基本結(jié)構(gòu)及數(shù)字系統(tǒng)設(shè)計(jì)原理 ......................................................... 6 FPGA 的基本結(jié)構(gòu)及工作原理 ......................................................................... 6 基于查找表結(jié)構(gòu)的 FPGA.......................................................................... 8 查找表結(jié)構(gòu)的 FPGA 邏輯實(shí)現(xiàn)原理 ......................................................... 8 FPGA 的工作原理 ...................................................................................... 9 數(shù)字系統(tǒng)設(shè)計(jì)概述 ............................................................................................ 9 數(shù)字系統(tǒng)的組成 ....................................................................................... 10 數(shù)字系統(tǒng)設(shè)計(jì)方法 ................................................................................... 10 數(shù)字系統(tǒng)設(shè)計(jì)的一般過(guò)程 ........................................................................11 本章小結(jié) .......................................................................................................... 12 第 3 章 數(shù)字電子鐘功能模塊設(shè)計(jì) .......................................................................... 13 數(shù)字系統(tǒng)設(shè)計(jì)中的 FPGA............................................................................... 13 FPGA 在數(shù)字系統(tǒng)設(shè)計(jì)中的作用 ............................................................ 13 基于 FPGA 的應(yīng)用系統(tǒng)設(shè)計(jì) ................................................................... 13 數(shù)字系統(tǒng)設(shè)計(jì)的重要工具 ——VHDL ........................................................... 16 VHDL 語(yǔ)言的特點(diǎn) ................................................................................... 16 基于 VHDL 的系統(tǒng)設(shè)計(jì)流程 .................................................................. 17 電子鐘主要功能模塊設(shè)計(jì) .............................................................................. 18 分頻模塊 ................................................................................................... 18 六十進(jìn)制計(jì)數(shù)器模塊 ............................................................................... 19 二十四進(jìn)制計(jì)數(shù)器模塊 ........................................................................... 20 校時(shí)模塊 ................................................................................................... 22 BCD 七段顯示譯碼器 .............................................................................. 23 本章小結(jié) .......................................................................................................... 23 第 4 章 電子鐘模擬仿真及其分析 .......................................................................... 24 系統(tǒng)設(shè)計(jì)的總體思路 ...................................................................................... 24 各功能模塊仿真分析 ...................................................................................... 25 IV 分頻組件 .................................................................................................. 25 六十進(jìn)制計(jì)數(shù)器組件 .............................................................................. 25 二十四進(jìn)制計(jì)數(shù)器組件 .......................................................................... 26 鬧鐘設(shè)定組件 .......................................................................................... 26 校時(shí)組件 .................................................................................................. 27 i60BCD 組件 ......................................................................................... 28 i24BCD 組件 ......................................................................................... 29 二進(jìn)制轉(zhuǎn)換成七段碼組件 ...................................................................... 30 數(shù)字電子鐘功能仿真圖 .................................................................................. 30 采用 FPGA 設(shè)計(jì)優(yōu)勢(shì)分析 .............................................................................. 33 本章小結(jié) .......................................................................................................... 34 結(jié)論 ............................................................................................................................ 35 致謝 ............................................................................................................................ 36 參考文獻(xiàn) .................................................................................................................... 37 附錄 A ........................................................................................................................ 38 附錄 B ........................................................................................................................ 43 附錄 C ........................................................................................................................ 47 附錄 D ........................................................................................................................ 48 1 第 1 章 緒論 課題背景和意義 20 世紀(jì) 70 年代，隨著中小規(guī)模集成電路的開(kāi)發(fā)應(yīng)用，傳統(tǒng)的手工制圖設(shè)計(jì)印刷電路板和集成電路的方法已無(wú)法滿(mǎn)足設(shè)計(jì)的精度和效率的要求。 在 80 年代，電子產(chǎn)品的規(guī)模和復(fù)雜程度的增加促使第二代 EDA 工具的產(chǎn)生。