【正文】 、 CPLD、 FPGA 在內(nèi)的復(fù)雜 PLD 迅速發(fā)展起來，并且高密度、高速度、低功耗以及結(jié)構(gòu)體系更靈活、適應(yīng)范圍更廣泛的方向發(fā)展。 20 世紀(jì) 80年代初期，美國 Lattice 公司發(fā)明了通用陣列邏輯（ GAL），采用輸出邏輯宏單元（ OLMC）的結(jié)構(gòu)和 E2PROM 工藝，具有可編程、可擦除和可長期保持?jǐn)?shù)據(jù)的優(yōu)點(diǎn)，使用靈活，得到更廣泛的應(yīng)用。它的應(yīng)用和發(fā)展不僅簡化了電路設(shè)計(jì)，降低了成本，提高了系統(tǒng)的可靠性，而且給數(shù)字系統(tǒng)設(shè)計(jì)方式帶來了革命性的變化 20 世紀(jì) 70 年代出現(xiàn)的可編程邏輯陣列（ PLD）是 PLD 的一種，它在結(jié)構(gòu) 上 由可編程的與門陣列和可編程的或門陣列構(gòu)成，陣列規(guī)模比較小，編程比較繁瑣。 ★ CPLD 的概況 可編程邏輯器件（ PLD, Programmable Logic Devices）是 20世紀(jì) 70年代發(fā)展起來的一種新的集成器件。 C5000 系列中的 TMS320C54x 系列DSP 芯片被廣泛應(yīng)用于通信和個(gè)人消費(fèi)電子領(lǐng)域。由于片內(nèi)集成了存儲器和外圍電路，使 TMS320 系列器件的系統(tǒng)成本降低，并且節(jié)省電路板的空間。至今， TMS320系列的 DSP 產(chǎn)品已經(jīng)經(jīng)歷了若干代： TMS320C1x、 TMS320C2x、 TMS320C2xx、TMS320C5x、 TMS320C54x、 TMS320C62x 等定點(diǎn) DSP。T 公司的 DSP16/16A 和 DSP32/32C 等單片器件，其中 TI 公司的產(chǎn)品所占有市場份額最大。T）、摩 托羅拉（ Motorola）、 NEC 等。 DSP 的概況 自從 1982 年美國德洲儀器公司（ Texas Instrument,即 TI）推出第一代 DSP芯片 TMS320C10 及其系列產(chǎn)品以來，經(jīng)過二十幾年的發(fā)展， DSP 器件在其速度、性能以及開發(fā)軟件得到了迅速發(fā)展。數(shù)字信號處理器是數(shù)字信號處理 技術(shù)與數(shù)字信號處理應(yīng)用之間的橋梁和紐帶。前者是數(shù)字信號處理技術(shù)，指將模擬信號采樣進(jìn)行數(shù)字化處理后的信號進(jìn)行分析、處理，側(cè)重于理論、算法及實(shí)現(xiàn)，不僅涉及許多科學(xué)，還廣泛應(yīng)用于多種領(lǐng)域。 第二章：系統(tǒng)總體設(shè)計(jì) 167。 第三章詳細(xì)介紹了圖像采集處理系統(tǒng)的硬件電路設(shè)計(jì)，包括TMS320C5416 的硬件結(jié) 分析， CPLD 的接口設(shè)計(jì)， 液晶顯示的接口設(shè)計(jì)， 數(shù) /模轉(zhuǎn)換器的接口設(shè)計(jì)，電源電路設(shè)計(jì) ， 存儲器的接口設(shè)計(jì)等。 論文的章節(jié)安排 本論文共分五章，各章的內(nèi)容安排如下 第一章概括論述了基于 DSP 和 CPLD 的圖像采集處理系統(tǒng)的提出和意義，并對所要研究的內(nèi)容進(jìn)行了總結(jié)。 (4) 設(shè)計(jì)各模塊的程序 。包括對 CPLD 電路的調(diào)試，對 DSP 電路的調(diào)試，對外圍電路的調(diào)試（存儲器、緩沖器等）。 (2) 在有 海爾廣科實(shí)驗(yàn)箱的環(huán)境下， 分析系統(tǒng)的硬件電路、繪制系統(tǒng)原理圖 ，同時(shí)熟悉 DSP 的 CCS 開發(fā)環(huán)境，在內(nèi)部進(jìn)行一些算法調(diào)試工作。這種設(shè)計(jì)方法使數(shù)字信號處理整個(gè)系統(tǒng)的速度得到很大的提高。 課題主要內(nèi)容 本課題研究如何以 DSP （數(shù)字信號處理器）和 CPLD （復(fù)雜可編程邏輯器件）為核心構(gòu)建硬件系統(tǒng)， 在整個(gè)系統(tǒng)的設(shè)計(jì)中，以 DSP 芯片為核心去控制 CPLD 以達(dá)到控制外圍設(shè)備。這里我們選擇 DSP 和 CPLD 作為研究課題，以期能盡快掌握數(shù)字信號處理和 EDA 這兩種技術(shù) 。 因而 可編程邏輯器件發(fā)展到現(xiàn)在，規(guī)模越來越大，功能越來越強(qiáng)，價(jià)格越來越低，相配套的 EDA 軟件也越來越完善，使其在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中所占的地位越來越重要。特別是 DSP與多個(gè)外部器件同 時(shí)通信時(shí)，獨(dú)立實(shí)現(xiàn)每個(gè)器件與 DSP接口連接是很困難的，而DSP系統(tǒng)經(jīng)常需要多個(gè)外部快速器件的配合，這些部件往往是專門的電路。 由于 DSP芯片采用程序空間和數(shù)據(jù)空間分離的哈佛結(jié)構(gòu)，對程序和數(shù)據(jù)并行操作，使其成倍地提高處理速度。一方面能利用 DSP軟件控制的靈活性，另一方面又能利用 CPLD硬件上的高速、高集成度和可編程性。因此開發(fā) DSP 及其應(yīng)用程序是當(dāng)今科學(xué)和社會發(fā)展所需。數(shù)字化技術(shù)的基礎(chǔ)和核心是通用數(shù)字信號處理器 ( DSP ）及其相應(yīng)的程序軟件。因此，尋求合適的處理器已成為目前圖像采集處理系統(tǒng)的當(dāng)務(wù)之急。比如采用 PCI 或 ISA 總線接口的 圖像采集 卡都必須依賴計(jì)算機(jī)才可以實(shí)現(xiàn)圖像的采集和處理，這樣的配置使得系統(tǒng)在由于體積導(dǎo)致的額外成本及系統(tǒng)整體架構(gòu)復(fù)雜度方面的開銷大大增加。CPLD 第一章：緒論 167。 CPLD Design DSP system connection with CPLD Abstract The present paper in detail introduced the DSP system connection of based on the CPLD designs plan and the realization method. In this design process, mainly designs the entire DSP system by the module of thought. In the entire hardware system design process, takes the DSP chip as the core, realizes the control data relay by the CPLD decoding, and the auxiliary equipment correspondence. This introduced how switching using CPLD connection designs the between TMS320C5416 chip and SRAM, FLASH, string and auxiliary equipment and so on, namely used CPLD to design the TMS320C5416 system connection the expansion. Key words: DSP 。 關(guān)鍵詞 :DSP。 在整個(gè)硬件系統(tǒng)設(shè)計(jì)中，以 DSP 芯片為核心，用 CPLD 來實(shí)現(xiàn)控制數(shù)據(jù)中轉(zhuǎn)、與外圍設(shè)備的通信。 基于 CPLD 的 DSP 系統(tǒng)接口設(shè)計(jì) 中文摘要 本論文詳細(xì)介紹了基于 CPLD 的 DSP 系統(tǒng)接口設(shè)計(jì)的方案與實(shí)現(xiàn)方法。在本次設(shè)計(jì)過程中，主要是以模塊思想來設(shè)計(jì)整個(gè) DSP 系統(tǒng)。本論文介紹了如何利用 CPLD設(shè)計(jì)并實(shí)現(xiàn) TMS320C5416芯片與 SRAM、 FLASH、 串并轉(zhuǎn)換器 等外圍設(shè)備之間的接口，即利用了 CPLD實(shí)現(xiàn) TMS320C5416 系統(tǒng)接口的擴(kuò)展。系統(tǒng)接口 。 The interface of system 。 課題的提出及意義 隨著信息化技術(shù)的飛速發(fā)展，各種便攜式電子產(chǎn)品和個(gè)人助理不斷涌現(xiàn)，但是，許多消費(fèi)電子的采集處理系統(tǒng)有著自身的不足，采集裝置的復(fù)雜化，圖像實(shí)時(shí)處理對處理器的依賴，圖像處理系統(tǒng)的造價(jià)、速度及體積都成為限制圖像技術(shù)應(yīng)用的瓶頸。如果采用單片機(jī)之類的微處理器來取代計(jì)算機(jī)，又難以實(shí)現(xiàn)數(shù)據(jù)實(shí)時(shí)處理的要求，從而導(dǎo)致系統(tǒng)性 能指標(biāo)的下降。隨著微電子技術(shù)、計(jì)算機(jī)技術(shù)和通信技術(shù)的迅猛發(fā)展，數(shù)字化技術(shù)己廣泛深入地應(yīng)用于現(xiàn)代國防、現(xiàn)代科技和國民經(jīng)濟(jì)的各個(gè)領(lǐng)域，在社會活動和個(gè)人生活中都隨處可見其形影。這就使得 DSP ( Digital Signal Processor ）及其應(yīng)用程序在國防、科技、國民經(jīng)濟(jì)中占有特殊地位。 數(shù)字信號處理內(nèi)容日益 復(fù)雜 ， 同時(shí)，在很多情況下對系統(tǒng)的速度要求越來越高，數(shù)字信號處理技術(shù)已發(fā)展成為一門關(guān)鍵的技術(shù)。所以極大地促進(jìn)了數(shù)字信號處理技術(shù)的進(jìn)一步的發(fā)展，同時(shí)數(shù)字信號處理領(lǐng)域得到了極大的拓展。而與之配套的外圍器件卻沒有像 DSP那樣的高速率，既利用小規(guī)模邏輯器件譯碼的方式不能滿足 DSP系統(tǒng)的需求。它們可以由可編程器件來實(shí)現(xiàn)。 CPLD 以其開發(fā)周期短、成本低、靈活性強(qiáng)的特點(diǎn)，已成為 EDA 技術(shù)的一個(gè)重要組成部分。 167。介紹了如何利用 CPLD 設(shè)計(jì) TMS320C5416 芯片與外圍設(shè)備之間的接口，既利用 CPLD 設(shè)計(jì) TMS320C5416 系統(tǒng)接口的擴(kuò)展。 本文的研究主要集中在以下幾個(gè)方面： (1) 在海爾廣科提供的 DSP 實(shí)驗(yàn)箱 環(huán)境下，利用 圖形輸入 和 VHDL 語言兩種方式完成 CPLD 程序的編寫、校驗(yàn)、仿真以及時(shí)序分析，使 CPLD 能夠控制其外圍電路進(jìn)行正常工作。 (3) 對電路板進(jìn)行調(diào)試。另外，對電路調(diào)試過程中出現(xiàn)的問題和解決方法做必要的分析和探討。 167。 第二章從全局出發(fā)探討了基于 DSP 和 CPLD 的圖像采集處理系統(tǒng)的總體設(shè)計(jì)方案，規(guī)劃了系統(tǒng)組成，闡述了系統(tǒng)的基本原理，并根據(jù)系統(tǒng)的目標(biāo)要求對核心處理器及外圍器件的選型進(jìn)行了分析。 第四章介紹了 CCS軟件 ， VHDL 語言及各各模塊的程序設(shè)計(jì) 第六 章總結(jié)了課題中主要的研究成果，指出了系統(tǒng)今后的改進(jìn)方向。 DSP 的系統(tǒng)結(jié)構(gòu) DSP 是 Digital Signal Processing 和 Digital Signal Processor 的通用簡稱。后者是數(shù)字信號處理器（ DSP 芯片）技術(shù)，是實(shí)現(xiàn)數(shù)字信號處理技術(shù)的硬件支持。數(shù)字 信號處理器技術(shù)能夠的到廣泛的普及和應(yīng)用，在很大程度上得益于數(shù)字信號處理技術(shù)的發(fā)展使得其性能的提高和價(jià)格的下降。生產(chǎn) DSP 器件的公司數(shù)量增多并且規(guī)模不斷壯大， DSP 生產(chǎn)廠家除了 TI 公司外，還有美國模擬公司（ AD）、朗訊（ TAamp。 目前，通用 DSP 芯片的代表性產(chǎn)品包括 TI公司的 TMS320 系列、 AD 公司ADSP21xx 系列、 Motorola 公司的 DSP56xx 系列和 DSP96xx 系列、 ATamp。從 1982 年 TI 公司推出第一個(gè)定點(diǎn) DSP 芯片 — TMS320C10。同一代 TMS320 系列DSP 產(chǎn)品的 CPU 結(jié)構(gòu)是相同的，但其片內(nèi)存儲器及外設(shè)電路的配置不一定相同。 TI 的三大主力 DSP 產(chǎn)品為 C2021 系列主要用于數(shù)字控制系統(tǒng)； C5000（ C54x、 C55x）系列主要用于低功耗、便攜的無線通信終端產(chǎn)品；C6000 系列主要用于高性能復(fù)雜的通信系統(tǒng)。本次設(shè)計(jì) 是利用了 TI 公司的TMS320C5402 芯片來設(shè)計(jì)系統(tǒng)。他是 ASIC的一個(gè)重要分支，是廠家作為一種通用性器件生產(chǎn)出的半定制電路，用戶可以通過對器件編程實(shí)現(xiàn)所需要的邏輯功能。第一個(gè)得到普遍應(yīng)用的 PLD 器件是后來出現(xiàn)的由可編程的與門陣列和固定的或門陣列組成，采用熔絲編程方式的可編程陣列邏輯（ PAL），它設(shè)計(jì)比較靈活，器件速度快。 PAL和 GAL 都屬于簡單的PLD，設(shè)計(jì)靈活，對開發(fā)軟件要求低，但規(guī)模小，難以實(shí)現(xiàn)復(fù)雜 的邏輯功能。 CPLD是在 PAL和 GAL等邏輯器件的基礎(chǔ)之上發(fā)展起來的。這樣的 CPLD實(shí)際上就是一個(gè)子系統(tǒng)部件。 CPLD芯片都是特殊的 ASIC芯片，除了具有 ASIC的特點(diǎn)之外，還具有以下幾個(gè)優(yōu)點(diǎn)： 隨著超大規(guī)模集成電路 VLSI(Very Large Scale Ic)工藝的不斷提高，單一芯片內(nèi)部可容納上百萬個(gè)晶體管。 CPLD芯片在出廠之前 100%都做過測試，不需要設(shè)計(jì)人員承擔(dān)投片風(fēng)險(xiǎn)和費(fèi)用。所以， CPLD的資金投入少，節(jié)省了許多潛在的花費(fèi)。CPLD軟件包中有各種輸入工具、仿真工具、版圖設(shè)計(jì)工具及編程等全線產(chǎn)品，使電路設(shè)計(jì)人員在很短的時(shí)間內(nèi)就可以完成電路的輸入、編譯、優(yōu)化、仿真，甚至最后芯片的制作。電路設(shè)計(jì)人員使用 CPLD進(jìn)行電路設(shè)計(jì)時(shí)，不需要具備專門的 IC(集成電路 )深層次的知識?；?EDA技術(shù)的發(fā)展， CPLD/FPGA產(chǎn)品采用先進(jìn)的 JTAGISP和在系統(tǒng)配制編程，這種編程方式可輕易地實(shí)現(xiàn)紅外線編程、超聲編程或無線編程，或通過電話線遠(yuǎn)程編程，編程方式簡便、先進(jìn)。 CPLD/FPGA是通過 符合國際標(biāo)準(zhǔn)的硬件描述語言（ VHDL或 VerilogHDL）來進(jìn)行電子系統(tǒng)設(shè)計(jì)和產(chǎn)品開發(fā)。結(jié)合本次設(shè)計(jì)的 DSP系統(tǒng)接口的特點(diǎn)。 CPLD在這里起到輔助作用，即由 DSP芯片來控制 CPLD以達(dá)到控制外圍設(shè)備的輸入輸出。由 CPLD 進(jìn)行邏輯控制，DSP進(jìn)行處理，外圍電路 對其功能進(jìn)行實(shí)現(xiàn)。本次設(shè)計(jì)的 DSP 系統(tǒng)是由一個(gè) DSP 及外圍設(shè)備組成，主要由如圖 1所示組成。整個(gè)系統(tǒng)的協(xié)調(diào)運(yùn)行主要依靠正確的地址分配、邏輯控制等電路設(shè)計(jì)，可以用 FPGA 等可編程邏輯器件來完成，除此 CPLD還可以在復(fù)雜的 DSP 系統(tǒng)中扮演接口、協(xié)處理角色。 基于 CPLD 的 DSP 系統(tǒng)結(jié)構(gòu)包括 1 仿真器（ JTAG）、 2 數(shù) /模轉(zhuǎn)換器（ AD