【正文】 FS 不使用時， CS 的下降 沿表示時鐘周期開始；在 FS 使用時， FS 的下降沿表示時鐘周期開始。如下圖為 TLV2544ID的 芯片的控制與時序 ★ D/A轉(zhuǎn)換器的性能 結(jié)構(gòu)及時序圖的介紹 當我們在鍵盤上輸入數(shù)字信號就在液晶顯示器顯示出來，然后經(jīng)過 CPLD 芯片分析，在經(jīng)過 DSP 芯片處理，到 D/A 轉(zhuǎn)換器中把數(shù)字信號轉(zhuǎn)換成模擬信號，模擬信號就可以接到示波器上觀察，我們選用 TLV5638CD 轉(zhuǎn)換器， 它的性能如下： 雙 12 位電壓輸出 DAC(數(shù)模轉(zhuǎn)換 ) 可編程內(nèi)部參考電壓 可編程設(shè)置時間： 快速模式下 1μ s；慢速模式 下 s 與 TMS320 和 SPI 串口兼容 非線性差異 LSB Typ 溫度線性漂移 TLV5638 是一個雙 12 位電壓輸出 DAC，它有靈活的 3 線串行接口。串行接口可以與 TMS320 和 SPI、 OSPI 和 Microwire 串口連接。該串口可編程使用 16 位串行數(shù)據(jù)， 4 其中 4 位控制， 12 位數(shù)據(jù)。 如下圖為 D/A轉(zhuǎn)換器： 數(shù) /模 轉(zhuǎn)換器芯片圖 TLV5638 芯片內(nèi)部結(jié)構(gòu) TLV5638 芯片時序圖如下： ★ A/D TLV2544ID芯片和 D/A TLV5638芯 片 與有關(guān)芯片的連接圖 A/DTLV2544ID芯片和 D/ATLV5638芯片有關(guān)的連線如下： DSP的同步串口 BSP2可工作于 SPI模式 ,又可工作于 I/O口模式 同步串口 BSP2 作 I/O模式時 , ADC DAC連線如下 (系統(tǒng)實際連線 ) ADC : SDO==DR2,SDI==DX2,SCLK=CLKX2, CS===FSR2 ,FS===VCC DAC : DIN==DX2,SCLK=CLKX2,CS===FSX2 同步串口 BSP2 作 SPI模式時 , ADC DAC連線如下 ADC : SDO==DR2, SDI==DX2, SCLK=CLKX2, CS===GPIO1, FS===FSR2 DAC : DIN==DX2, SCLK=CLK2, CS===GPIO0 ADC DAC 所有連線如下 ADC : EOC ===INT3/Null, PWDN===VCC/GPIO2, CSTART=VCC/GPIO3 , SDO====DR2, SDI====DX2, SCLK===CLKX2, CS=====FSR2/GPIO1, FS=====VCC/FSR2 DAC : DIN====DX2, SCLK===CLKX2, CS=====FSX2/GPIO0 167。 語音電路硬件接口設(shè)計 ★ 語音芯片 TLV320AIC23 的結(jié)構(gòu) 語音芯片 TLV320AIC23 是 TI 公司推出的低功耗∑ △型 16位 A/D、 D/A 音頻接口芯片。該芯片以其可編程性、高性能、低功耗和較少的外圍模擬處理元器件，成為當前語音處理的主流產(chǎn)品。適用于音頻處理，語音增強，語音安全，回聲抵消， VoIP (Voice over Inter Protocol) 等廣泛的電話或語音應(yīng)用中。其功能強大的串行接口和應(yīng)用支持以及低功耗 的特性使得 TLV320AIC23 成為音頻應(yīng)用的最好的模擬接口。 TVL320AIC23 內(nèi)部集成了 16 位 A/D 和 D/A 轉(zhuǎn)換器。有兩路模擬輸入通道，一路模擬輸出通道和一對數(shù)字 I/O 口。使用片內(nèi) FIR 濾波器時采樣速率最高可達22ksps，采用片外 FIR 濾波器時其采樣速率最高可達 88ksps，工作方式和采樣速率均可由控制器來編程設(shè)置。其內(nèi)部模數(shù)轉(zhuǎn)換 (ADC) 之前有抗混疊濾波器，之后有抽樣濾波器，數(shù)模轉(zhuǎn)換 (DAC) 之前有插值濾波器，接收和發(fā)送可同時進行，且有可編程的輸入輸出增益控制，可工作在單端或差分方式。 其獨特的直接參數(shù)設(shè)置 (DCSI) 模式采用單線串行口直接對內(nèi)部寄存器編程，方便可靠。TLV320AIC10 由 4 個控制寄存器控制工作。其中，控制寄存器 1：軟件復(fù)位，數(shù) 模轉(zhuǎn)換 (DAC) 的 16位或 15＋ 1 位模式選擇以及抗混疊濾波器、抽樣濾波器、插值濾波器使能 /旁路選擇；控制寄存器 2：決定工作方式和采樣速率。控制寄存器 3：模擬及數(shù)字信號反饋和事件控制模式選擇、軟件斷電控制、模數(shù)轉(zhuǎn)換 (ADC) 的 16 位或 15＋ 1位模式選擇；控制寄存器 4：模數(shù)輸入 (ADC) 增益控制和數(shù)模輸出 (DAC) 增益控制。初始化主 要就是對這四個寄存器參數(shù)進行設(shè)定。它與 DSP接口易于實現(xiàn)，便于開發(fā)和使用。 ★ DSP 多通道緩沖同步串行口 TMS320VC5416 提供了高速全雙工、多通道緩沖串行接口，允許與 其他的 C54x 系列的器件及編解碼器等直接接口。多通道緩沖串口的硬件部分 基于在 TMS320VC54x 和’ 54x 器件的標準串口設(shè)計的，其多通道緩沖同步串行 口 McBSP 的內(nèi)部連接界面框圖，它提供了和外部器件連接的 7個引腳，組成了數(shù)據(jù)通路和控制通路，如圖 所示。 它具有以下幾個特點： 充分的雙向通訊 ； 雙倍的發(fā)送緩沖和三倍的接收緩沖數(shù)據(jù)存儲器； 允許連續(xù)的數(shù)據(jù)流； 獨立的接收、發(fā)送幀和時鐘信號； 可以直接利用多種串行協(xié)議接口通訊，例如 T1/E MVIP、 H100、 SCSA、 IOM AC9 IIS、 SPI 等； 發(fā)送和接收通道最多可達到 128 路； 寬度范圍的數(shù)據(jù)格式選擇，包括 1 1 2 32； 利用 u 律或 A 律的壓縮擴展通訊； 8 位數(shù)據(jù)高、低位發(fā)送次序的可選擇； 幀同步和時鐘信號的極性可編程； 可編程的內(nèi)部時鐘和幀同步信號發(fā)生器。 McBSP 通過數(shù)據(jù)發(fā)送引腳 DX 和數(shù)據(jù)接收引腳 DR 與其它器件進行數(shù)據(jù)通信，通過 CLKX， CLKR、 FSX 和 BFSR 作為時鐘和幀同步來傳遞控制信息。TMS320VC5416 通過內(nèi)部總線和 16bit 寬度的控制寄存器進行信息交互。其還 集成有內(nèi)部采樣率產(chǎn)生電路，如圖 所示，可以用它來產(chǎn)生采樣的時鐘信號 CLKG 作為 CLKX， FSG 作為 FSX 使用。 圖 采樣率發(fā)生器 利用該同步串行接口進行語音的數(shù)據(jù)發(fā)送與數(shù)據(jù)接收，用其 CLKX， FSX 和 DX 三個信號進行數(shù)據(jù)發(fā)送， CLKR、 FSR 和 DR 這三個信號進行數(shù)據(jù)接收。由于外部語音處理芯片產(chǎn)生有同步時鐘和同步幀信號，為使能與語音處理芯片正常同步，故這里 CLKX、 CLKR 和 FSX、 FSR 均由外部時鐘驅(qū)動。 同步串行口復(fù)位。有兩種復(fù)位方式： ① 設(shè)置芯片復(fù)位 RS = 0，對串口發(fā)送器、接收器和采樣率發(fā)生器復(fù)位。 ② 串口的發(fā)送器和接收器可以利用串口寄存中 XRST 和 RRST 位分別進行獨立復(fù)位，采樣率發(fā)生器可以利用 SPCR2 中的 GRST 復(fù)位。 同步串行口初始化。初始化步驟如下： ① 設(shè)置串口控制寄存器 SPCR[1,2]中的 XRST = RRST = FRST = 0。 ② 編程對 McBSP 的寄存器進行配置。 ③ 等待 2 個時鐘周期，以保證適當?shù)耐健? ④ 按照寫 DXR 的要求，寫入要發(fā)送的數(shù)據(jù)。 ⑤ 設(shè)定 XRST =1， RRST =1 以使能串口。注意此時對 SPCR[1,2]所寫入的值僅將復(fù)位位變?yōu)? 1，寄存器中的其余位與步驟 2 相同。 ⑥ 等待兩個時鐘周期，接收和發(fā)送器被激活。 同步串行口接收和發(fā)送數(shù)據(jù)過程 多通道緩沖同步串行口 (McBSP) 接收數(shù)據(jù)是通過 CPU 或 DMA 控制器直接讀取 DRR[1,2]的數(shù)據(jù)，發(fā)送數(shù)據(jù)則直接對 DXR[1,2]寫入數(shù)據(jù)。具體過程是，當 CPU 或 DMA 要通過 McBSP 發(fā)送數(shù)據(jù)時，它們直接將要發(fā)送的數(shù)據(jù)寫入數(shù)據(jù)發(fā)送 寄存器 DXR[1,2]中，若傳輸轉(zhuǎn)移寄存器 XSR[1,2]中沒有數(shù)據(jù)，則 DXR[1,2]中的數(shù)值復(fù)制到 XSR[1,2]，再由 XSR[1,2]將數(shù)據(jù)移到 DX 引腳上發(fā)送；若 XSR[1,2]不為空，則等待 XSR[1,2]中的數(shù)據(jù)全部移到 DX 引腳發(fā)送之后才將 DXR[1,2]中的數(shù)據(jù)復(fù)制到 XSR[1,2]，然后才移位到 DX 發(fā) 送出去。通過 McBSP 接收數(shù)據(jù)的過程同發(fā)送類似，是將到達到 DR 接收腳的數(shù)據(jù)移存到 RSR[1,2]，一旦接收到一個字（字長可根據(jù)需要進行設(shè)置），檢查 RBR[1,2]是否為空，若為空則將 RSR[1,2]中的數(shù)據(jù)復(fù)制到 RBR[1,2]，若 DRR[1,2]中為舊數(shù)據(jù)時將 RBR[1,2]中的數(shù)據(jù)復(fù)制到 DRR[1,2]，最后 CPU 或 DMA 控制器通過讀取 DRR[1,2]中的數(shù)據(jù)來實現(xiàn)同步串口的數(shù)據(jù)接收。 ★ 3.. 語音芯片與 DSP 接口硬件電路設(shè)計 硬件電路設(shè)計采用語音芯片的 主控模式，即語音芯片 TLV320AIC23 為 DSP 芯片提供數(shù)據(jù)接收發(fā)送所需的幀同步控制信號 FS 以及移位時鐘信號 SCLK，語音芯片的 DOUT、 DIN 引腳分別直接與 DSP 的 DR、 DX 引腳相連接進行數(shù)據(jù)的傳輸。該芯片所需的系統(tǒng)時鐘 信號是由單片機時鐘輸出產(chǎn)生，并經(jīng)過外部 CPLD 電平轉(zhuǎn)換后向芯片來提供的。語音 A/D、 D/A 芯片與 DSP 芯片 TMS320VC5416 多通道緩沖同步串行口 McBSP 的硬件電路設(shè)計原理圖，如圖 所示。 圖 語音芯片 TLV320AIC23原理圖 音頻編解碼電路 (CODEC)的控制信號 ， TLV320AIC23(CODEC)內(nèi)部集成有ADC/DAC電路 ， 供電分為數(shù)字電壓和模擬電壓 ,均為 ， 內(nèi)部分為數(shù)字接口和控制接口 ,分別連到 DSP同步串口 0,1， 同步串口 1用于初始化 CODEC的工作模式(內(nèi)部有 11個寄存器 ),其控制信號有 BSP_CLKX1(時 鐘 ),BSP_DX1(據(jù) ),BSP_FSX1(片選 )， 同步串口 0用于實時采集和輸出音頻數(shù)據(jù) , 其控制信號有 ： CLK_32F(位時鐘 ),SDATA_OUT(輸入數(shù)據(jù) ),BSP_FSX0(輸入同步信號 )； SDATA_IN(輸出數(shù)據(jù) ),BSP_FSR0(輸出同步信號 ) 167。 LCD 接口設(shè)計 ★ 液晶顯示模塊主要性能 液晶顯示模塊 AM12864AG 主要技術(shù)參數(shù)及性能如下： 電源采用＋ 5V 供電；模塊內(nèi)自帶用于 LCD 的驅(qū)動負電壓－ 10V； 全屏幕點陣內(nèi)容顯示 128 64 點； 全屏幕點陣，內(nèi)部帶有顯示 RAM； 七種控制指令；占空比 1/64； 點距離 mm ；點大小 mm ； 與微處理器 接口采用 8 位數(shù)據(jù)總線并行輸入輸出和 8 條控制線；外部接口信號共有 20 條 ，其如表 定義 ； 工作溫度：－ 0℃～＋ 60℃，存儲溫度：－ 20℃～＋ 70℃。 ★ 液晶顯示模塊硬件結(jié)構(gòu)分析 AM12864AG 型號液晶顯示模塊結(jié)構(gòu)框圖 如圖 所示。其中 IC2 模塊電路控制左半屏， IC1 模塊電路控制右半屏； IC3 為行驅(qū)動器， IC1 和 IC2 為列驅(qū)動器。 IC1， IC2， IC3 含有如下主要功能器件。 指令寄存器 (IR) IR 用來寄存指令碼；當 D/I=0 時，在 E 信號下降沿的作用下，在 E 信號作用下把指令控制代碼通過 DB7～ DB0 總線寫入到 IR 寄存器。 數(shù)據(jù)寄存器 (DR) DR 用來寄存數(shù)據(jù)；當 D/I=1 時，在 E 信號下降沿作用下，圖形顯示數(shù)據(jù)通過 DB7～ DB0 總線寫入 DR 寄存器，或在 E 信號作用下把 DR 讀到 DB7～ DB0 總線上；其中 DR 和 DDRAM 之間的數(shù)據(jù)傳輸是模塊內(nèi)部自動執(zhí)行的。 忙標志 (BF) BF 標志是反映內(nèi)部工作情況的。 BF=1 表示模塊正在進行內(nèi)部操作，此期間模塊不能接受外部指令代碼和顯示數(shù)據(jù) ； BF=0 時，模塊為準備就緒狀態(tài)，此時處于可接受外部指令代碼和顯示數(shù)據(jù)狀態(tài)。利用 STATUS READ 指令，可以將 BF 讀到 DB7 總線，從而檢驗?zāi)K之工作狀態(tài)。 圖 液晶顯示器 AM12864AG 模塊結(jié)構(gòu)框圖 顯示控制觸發(fā)器 (DFF) 此觸發(fā)器是用于模塊屏幕顯示開和關(guān)控制。當設(shè)置 DFF=1 時，為開顯示(DISPLAY ON) 操作， DDRAM 的內(nèi)容就顯示在屏幕上；當設(shè)置 DDF=0 時，為關(guān)顯示 (DISPLAY OFF) 操作，屏幕上就無任何顯示。 DDF 的狀態(tài)是 由指令 DISPLAY ON/OFF 和 RST 信號控制的。 XY 地址計數(shù)器 XY 地址計數(shù)器是一個 9 位計數(shù)器。高三位是 X 地址計數(shù)器，低 6 位為 Y地址計數(shù)器， XY 地址計數(shù)器實際上是作為 DDRAM 的地址指針， X 地址計數(shù)器為 DDRAM 的頁指針， Y 地址計數(shù)器為 DDRAM 的 Y 地址指