【正文】 本科畢業(yè) 設(shè)計(jì) ( 20xx 屆 ) 題 目： 基于 VHDL 語言的兩位數(shù)簡(jiǎn)易記分板設(shè)計(jì) 學(xué) 院： 機(jī)電工程學(xué)院 專 業(yè)： 自動(dòng)化 學(xué)生姓名： 學(xué)號(hào)： 指導(dǎo)教師： 職稱（學(xué)位）： 合作導(dǎo)師： 職稱（學(xué)位）： 完成時(shí)間： 20xx 年 05 月 25 日 成 績(jī)： 黃山學(xué)院教務(wù)處制 學(xué)位論文原創(chuàng)性聲明 茲呈交的學(xué)位論文，是本人在指導(dǎo)老師指導(dǎo)下獨(dú)立完成的研究成果。本人在論文寫作中參考的其他個(gè)人或集體的研究成果，均在文中以明確方式標(biāo)明。 聲明人（簽名）： 年 月 日 黃山學(xué)院本科畢業(yè)設(shè)計(jì)說明書正文 目 錄 摘要 ..................................................................1 英文摘要 ..............................................................2 1 引言 ...............................................................3 研究背景 ......................................................3 選題的目的和意義 ..............................................3 2 系統(tǒng)方案的擬定 .....................................................3 EDA 軟件的選擇 ................................................3 硬件描述語言的選擇 ............................................4 記分板系統(tǒng)的設(shè)計(jì) ..............................................4 3 軟件設(shè)計(jì) ...........................................................5 偶數(shù)分頻器模塊的設(shè)計(jì) ..........................................5 按鍵去抖模塊的設(shè)計(jì) ...........................................12 譯碼顯示模塊 .................................................14 4 系統(tǒng)組態(tài)及調(diào)試 ....................................................16 系統(tǒng)組態(tài) .....................................................16 頂層程序設(shè)計(jì)及調(diào)試 ...........................................17 結(jié)論 .................................................................22 參考文獻(xiàn) .............................................................23 致謝 .................................................................24 附錄 .................................................................25 1 基于 VHDL語言的兩位數(shù)簡(jiǎn)易記分板設(shè)計(jì) 機(jī)電工程學(xué)院 自動(dòng)化專業(yè) 指導(dǎo)老師： 摘要 ： 目前市場(chǎng)上銷售的記分器大都是依據(jù)單片機(jī)技術(shù)的制造的，它的主要器件是單片機(jī)，并且它的編碼器及解碼器是由單片機(jī)內(nèi)部的軟件生成的。而基于 EDA技術(shù)設(shè)計(jì)的記分器，它的系統(tǒng)完全由 FPGA 構(gòu)成，系統(tǒng)要求實(shí)現(xiàn)的功能全部由 FPGA 內(nèi)部的硬件來提供，從而大大提高了 系統(tǒng)工作的穩(wěn)定性和可靠性。 本論文詳細(xì)闡述了運(yùn)用 EDA 技術(shù)結(jié)合 FPGA 芯片在 MAX+Plus II 開發(fā)環(huán)境下設(shè)計(jì)兩位數(shù)簡(jiǎn)易記分板的方法。將設(shè)計(jì)好的程序下載到 FPGA 芯片中進(jìn)行驗(yàn)證，完全符合本論文的設(shè)計(jì)要求。 關(guān)鍵詞 ： EDA 技術(shù)； FPGA； VHDL； MAX+Plus II；記分板 2 Design Simple Two Digit Scoreboard Based on EDA Technology Chen Guiting Director: Zhao Nianshun (School of Mechanical and Electrical Engineering, Huangshan Univercity,China,245041) Abstract： The scoreboard on the market are mostly based on the manufacturing of microputer technology, its main device is a single chip, and the encoder and decoder which is generated by the internal microcontroller software. In practical applications, due to various factors may lead to unknown program appears unstable phenomenon, which leads to the reliability of the system at any time under serious threat. The scoring device based on EDA, the system is pletely posed of FPGA, system requirements to achieve all functions provided by the FPGA internal hardware, which greatly improves the stability and reliability of the system. The most important feature of FPGA is that it has a field programmable function, so if you need to modify the design, do not have to redesign the system, only need to change the control and interface circuit inside the chip, then download the updated design program to FPGA you can use EDA software, without changing the external circuit design. This paper describes the method of bining FPGA chip design a simple two digit scoreboard in the MAX+Plus II development environment using EDA technology. The scoreboard features: plus, minus, and zero promptsthe. The program is downloaded to the FPGA chip verification, fully meet the requirements of this design. As you can see, the FPGA chip and the VHDL hardware description language bination not only simplifies the circuit design, reduce the difficulty of programming, but also greatly shorten the product development cycle, improve the petitiveness of products. Key Words： EDA Technology； The scoreboard； FPGA； VHDL； MAX+Plus II 3 1 引言 研究背景 20 世紀(jì) 60 年代中期，電子設(shè)計(jì)自動(dòng)化（ Electronic Design Automation，縮寫：EDA）技術(shù)從 計(jì)算機(jī)輔助設(shè)計(jì) （ CAD）、 計(jì)算機(jī)輔助制造 （ CAM）、 計(jì)算機(jī)輔助測(cè)試 （ CAT）和 計(jì)算機(jī)輔助工程 （ CAE）的概念發(fā)展而來 [1]。在這種情況下， FPGA（ Field－ Programmable Gate Array，即現(xiàn)場(chǎng)可編程門陣列）器件應(yīng)運(yùn)而生 [2]。還大大提高了 電路 設(shè)計(jì)的效率和可操作性、減輕了設(shè)計(jì)者的勞動(dòng)強(qiáng)度、同時(shí)也大大縮短了產(chǎn)品的開發(fā)周期、提升了產(chǎn)品的競(jìng)爭(zhēng)能力 [3]。為了體現(xiàn)出比賽的公正、公平，其質(zhì)量的重要性顯得尤為突出。在實(shí)際應(yīng)用中，由于程序可能不穩(wěn)定，從而影響系統(tǒng)的可靠性。 2 系統(tǒng)方案的擬定 EDA 軟件的選擇 本設(shè)計(jì)所選用的 EDA軟件是 MAX+Plus II。由于它的操作界面友好，操作方式簡(jiǎn)單，一度被譽(yù)為業(yè)內(nèi)最簡(jiǎn)單、最好用的 EDA 軟件之一。 （ 2）與結(jié)構(gòu)無關(guān) Max+plusⅡ 系統(tǒng)的核心編譯器支持阿爾特拉公司的 FLEX10K、 FLEX8000、FLEX6000、 MAX9000、 MAX7000、 MAX5000 和 Classic 可編程邏輯器件 ，提供了世界上唯一真正與結(jié)構(gòu)無關(guān)的可編程 邏輯設(shè)計(jì) 環(huán)境。 （ 4）硬件多種描述語言（ HDL） 支持各種 HDL 設(shè)計(jì)輸入選項(xiàng)，包括 VHDL、 Verilog HDL 以及 Altera 公司自己的硬件描述語言 AHDL。利用硬件描述語言，數(shù)字電路系統(tǒng)的設(shè)計(jì)可以從頂層到底層（從抽象到具體）逐層描述自己的設(shè)計(jì)思想，用一系列分層次的模塊來表示極其復(fù)雜的數(shù)字系統(tǒng) [5]。但是，各大公司自己的硬件描述語言一般都只適用于自己的設(shè)計(jì)領(lǐng)域和層次，而且種類繁多的開發(fā)語言使得開發(fā)者左右為難。在這種環(huán)境驅(qū)使下， VHDL 和 Verilog HDL 語言從中脫穎而出，先后成為 IEEE 標(biāo)準(zhǔn)