半導體制造工藝課件(ppt98頁)-展示頁
2025-03-07 12:21本頁面
【正文】 50?m100? m頭發(fā)絲粗細 30?m1?m ? 1?m(晶體管的大小 )30~50?m(皮膚細胞的大小 )90年代生產(chǎn)的集成電路中晶體管大小與人類頭發(fā)絲粗細、皮膚細胞大小的比較N溝道 MOS晶體管CMOS集成電路 (互補型 MOS集成電路 )：目前應用最為廣泛的一種集成電路，約占集成電路總數(shù)的 95% 以上。半導體制造工藝l圖形轉換： 將設計在掩膜版 (類似于照相底片 )上的圖形轉移到半導體單晶片上l摻雜： 根據(jù)設計的需要，將各種雜質摻雜在需要的位置上，形成晶體管、接觸等l制膜： 制作各種材料的薄膜圖形轉換：光刻l 光刻三要素： 光刻膠、掩膜版和光刻機l 光刻膠又叫光致抗蝕劑，它是由光敏化合物、基體樹脂和有機溶劑等混合而成的膠狀液體l 光刻膠受到特定波長光線的作用后，導致其化學結構發(fā)生變化，使光刻膠在某種特定溶液中的溶解特性改變光刻l 正膠： 分辨率高，在超大規(guī)模集成電路工藝中，一般只采用正膠l 負膠： 分辨率差，適于加工線寬 ≥3?m的線條正膠：曝光后可溶負膠：曝光后不可溶圖形轉換：光刻l幾種常見的光刻方法l 接觸式光刻： 分辨率較高，但是容易造成掩膜版和光刻膠膜的損傷。選擇性好、對襯底損傷較小，但各向異性較差l 反應離子刻蝕 (Reactive Ion Etching，簡稱為RIE)： 通過活性離子對襯底的物理轟擊和化學反應雙重作用刻蝕。目前， RIE已成為 VLSI工藝中應用最廣泛的主流刻蝕技術雜質摻雜l摻雜： 將需要的雜質摻入特定的半導體區(qū)域中，以達到改變半導體電學性質，形成 PN結、電阻、歐姆接觸l 磷 (P)、砷 (As) —— N 型硅l 硼 (B) —— P 型硅l摻雜工藝： 擴散、離子注入擴 散l 替位式擴散：雜質離子占據(jù)硅原子的位：l Ⅲ 、 Ⅴ 族元素l 一般要在很高的溫度 (950～ 1280℃ )下進行l(wèi) 磷、硼、砷等在二氧化硅層中的擴散系數(shù)均遠小于在硅中的擴散系數(shù)，可以利用氧化層作為雜質擴散的掩蔽層l 間隙式擴散：雜質離子位于晶格間隙：l Na、 K、 Fe、 Cu、 Au 等元素l 擴散系數(shù)要比替位式擴散大 6～ 7個數(shù)量級雜質橫向擴散示意圖固態(tài)源擴散：如 B2O P2O BN等利用液態(tài)源進行擴散的裝置示意圖離子注入l 離子注入：將具有很高能量的雜質離子射入半導體襯底中的摻雜技術，摻雜深度由注入雜質離子的能量和質量決定，摻雜濃度由注入雜質離子的數(shù)目 (劑量 )決定 l 摻雜的均勻性好l 溫度低：小于 600℃l 可以精確控制雜質分布l 可以注入各種各樣的元素l 橫向擴展比擴散要小得多。l 氮化硅的化學汽相淀積： 中等溫度 (780～820℃ )的 LPCVD或低溫 (300℃ ) PECVD方法淀積物理氣相淀積 (PVD)l 蒸發(fā)： 在真空系統(tǒng)中，金屬原子獲得足夠的能量后便可以脫離金屬表面的束縛成為蒸汽原子，淀積在晶片上。熱氧化生成 SiO2；216。進行 N阱的離子注入與二次擴散；216。熱氧化生成 SiO2緩沖層；216。第二次光刻：定義有效溝道區(qū)域；216。氧化層刻蝕；2216。氮化硅刻蝕；216。清洗表面；216。柵氧生長；3216。第三次光刻：形成多晶硅圖形，定義柵極；4216。磷注入；5216。第五次光刻： P+區(qū)離子注入；5216。CVD淀積 SiO2；216。第六次光刻：接觸孔刻蝕；7216。第七次光刻：生成金屬化圖形；8課程設計作業(yè)一課程設計作業(yè)一l 形成 N阱l 初始氧化l 淀積氮化硅層l 光刻 1版，定義出 N阱l 反應離子刻蝕氮化硅層l N阱離子注入，注磷l形成 P阱l 去掉光刻膠l 在 N阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅層保護而不會被氧化l 去掉氮化硅層l P阱離子注
教學課件相關推薦
鄂ICP備17016276號-1