【正文】 進，把該塊替換進 cache 。元的內(nèi)容直接送給處理器。即根據(jù)主存地址，將包含種情況，需訪問主存。對后一塊失效。 若在（即命中），則經(jīng)地址映象變換機構(gòu)將若在（即命中），則經(jīng)地址映象變換機構(gòu)將 主存主存地址地址 變換為變換為 cache地址地址 ，訪問，訪問 cache ；；216。中。為什么？② 每個 cache塊都設(shè)有標記。都劃分成相同大小的塊。稱此為命中率。實現(xiàn)的存儲器系統(tǒng)。從而提高計算機系統(tǒng)的運行效率。序地址的訪問趨于集中就是不難理解的。這是由于程序中的較小的存儲器地址范圍內(nèi)?？梢赃m用訪問空間不連續(xù)的情況，但分體充突會降低其效率間不連續(xù)的情況，但分體充突會降低其效率。多體交叉：多體交叉： 連續(xù)信息在各體中交叉存儲，各連續(xù)信息在各體中交叉存儲，各體設(shè)有各自的地址寄存器和地址譯碼器，所體設(shè)有各自的地址寄存器和地址譯碼器，所以各體之間可以并行工作。單體多字與多體交叉的區(qū)別單體多字與多體交叉的區(qū)別單體多字：單體多字： 只需設(shè)一個地址寄存器、譯碼器只需設(shè)一個地址寄存器、譯碼器，給一個地址可連續(xù)讀多個字，在訪問信息，給一個地址可連續(xù)讀多個字，在訪問信息連續(xù)的情況下，效率高。請分析：請分析： CPU的訪存地址流為的訪存地址流為 003H、 009H、 00CH、 106H、 108H、 10AH、 201H、 205H有分體充突嗎有分體充突嗎？？MDR存儲體 0MARMDR存儲體 n1MARMDR存儲體 1MAR……譯碼器（ 高位） 存儲器地址寄存器（低位）……高位交叉并行存儲系統(tǒng)結(jié)構(gòu)高位交叉并行存儲系統(tǒng)結(jié)構(gòu) 高位交叉訪問存儲器主要目地是用來擴大高位交叉訪問存儲器主要目地是用來擴大存儲器的容量，主要用于在多任務(wù)或多用戶系存儲器的容量，主要用于在多任務(wù)或多用戶系統(tǒng)中，可以將不同的任務(wù)分配在不同的存儲體統(tǒng)中，可以將不同的任務(wù)分配在不同的存儲體中來提高存儲器的訪問速度。 是否發(fā)生分體充突可以根據(jù)是否發(fā)生分體充突可以根據(jù) CPU訪存地址的最訪存地址的最低低 2位來確定。分體充突：分體充突： 是指有是指有 2個訪存地址位于同一個分個訪存地址位于同一個分體中。在連續(xù)工作情況下，每個存儲體的速度不變，而整個存儲器的速度可望提高度不變，而整個存儲器的速度可望提高 n倍。采用低位存儲交叉訪問的存儲器，實際上是一種流水線方式工作的并行存存儲器，實際上是一種流水線方式工作的并行存儲器系統(tǒng)。D15～～ D0MDR1K16 位位MAR01︰︰︰︰1023D15～～ D01K16 位位D15～～ D01K16 位位D15～～ D01K16 位位A11～～ A2多體交叉并行存儲系統(tǒng)結(jié)構(gòu)多體交叉并行存儲系統(tǒng)結(jié)構(gòu)A11～～ A2 A11～～ A2 A11～～ A2主存儲器控制部件主存儲器控制部件BUB 為了提高其訪問速度，在一個存儲周期內(nèi)，為了提高其訪問速度，在一個存儲周期內(nèi)，n個存儲體分時啟動。 如果可以在一個存取周期內(nèi)，從同一地址取出 4條指令，然后再逐條將指令送 CPU執(zhí)行，也即四分之一存取周期向 CPU送一條指令，這樣將大大系統(tǒng)的效率。有以下幾種辦法：統(tǒng)的性能非常重要。 在在 DRAM和和 CPU之間加入速度快、容量較小的之間加入速度快、容量較小的存儲器存儲器 。提高存儲器的位數(shù)、提高存儲器的位數(shù) (和機器字長有關(guān)和機器字長有關(guān) )。結(jié)果使 CPU與主存之間速度差異越來越大。 微處理器的集成度每隔 18個月就會翻一番，芯片的性能也隨之提高一倍。 提高主存儲器性能的措施提高主存儲器性能的措施 CPU的工作頻率較高，但內(nèi)存存取速度相的工作頻率較高，但內(nèi)存存取速度相對較低，造成對較低，造成 CPU等待數(shù)據(jù)的情況，降低了系等待數(shù)據(jù)的情況，降低了系統(tǒng)的整體性能和處理能力。統(tǒng)的整體性能和處理能力。 摩爾定律速度DRAM時間CPU據(jù)統(tǒng)計 CPU的速度平均每年增長 60℅ ，而 DRAM的 速度平均每年只改進 7 ℅ 。 采用靜態(tài)隨機存取存儲器做主存采用靜態(tài)隨機存取存儲器做主存 (高速存儲高速存儲器件器件 )。 采用新型內(nèi)存結(jié)構(gòu)采用新型內(nèi)存結(jié)構(gòu) 。 減少減少 CPU與內(nèi)存之間的速度差異，對提高系與內(nèi)存之間的速度差異，對提高系統(tǒng)的性能非常重要。有以下幾種辦法： 一、并行主存系統(tǒng)一、并行主存系統(tǒng)D15～～ D04K16 位位A11～～ A0MAR01︰︰︰︰4095MDR單體單字存儲結(jié)構(gòu)單體單字存儲結(jié)構(gòu)D15～～ D0MDR1K16 位位MAR01︰︰︰︰1023D15～～ D01K16 位位D15～～ D01K16 位位D15～～ D01K16 位位A9～～ A0BUB單體多字并行存儲結(jié)構(gòu)單體多字并行存儲結(jié)構(gòu) 這種方式主要提高 CPU訪問連續(xù)地址時的存儲器的數(shù)據(jù)流量。 但對于非連續(xù)訪問的情況，比如一旦遇到轉(zhuǎn)移指令，或操作數(shù)不能連續(xù)存放的情況，則提高訪存流量不明顯。采用低位存儲交叉訪問的個存儲體分時啟動。在連續(xù)工作情況下，每個存儲體的速儲器系統(tǒng)。倍。體中。位來確定。中來提高存儲器的訪問速度。連續(xù)的情況下，效率高。可以適用訪問空以各體之間可以并行工作。訪存的局部性原理：訪存的局部性原理： 根據(jù)大量典型程序的運行分析表明，當根據(jù)大量典型程序的運行分析表明，當CPU從主存中取出指令和數(shù)據(jù)時，在一個較短從主存中取出指令和數(shù)據(jù)時，在一個較短的時間間隔內(nèi)，由程序產(chǎn)生的地址往往局限在的時間間隔內(nèi)，由程序產(chǎn)生的地址往往局限在較小的存儲器地址范圍內(nèi)。這是由于程序中的指令在存儲器中是連續(xù)分布的，而且程序中具指令在存儲器中是連續(xù)分布的，而且程序中具有許多循環(huán)結(jié)構(gòu)和子程序結(jié)構(gòu)，所以有許多循環(huán)結(jié)構(gòu)和子程序結(jié)構(gòu)，所以 CPU對程對程序地址的訪問趨于集中就是不難理解的。 二、高速緩沖存儲器二、高速緩沖存儲器 (cache)　　設(shè)置在　　設(shè)置在 CPU和和 主存主存 之間，與之間，與 CPU高速交換信高速交換信息，盡量避免息，盡量避免 CPU不必要地多次直接訪問慢速不必要地多次直接訪問慢速的主存的主存 ， 從而提高計算機系統(tǒng)的運行效率。在在 CPU和主存之間設(shè)置和主存之間設(shè)置 cacheCPU cache 主存主存硬件硬件　　用一個容量較小，但讀寫速度更快的，　　用一個容量較小，但讀寫速度更快的，以關(guān)聯(lián)存儲器方式運行、用靜態(tài)存儲器芯片以關(guān)聯(lián)存儲器方式運行、用靜態(tài)存儲器芯片實現(xiàn)的存儲器系統(tǒng)。　　當　　當 CPU需用主存中的數(shù)據(jù)時，多數(shù)情況下需用主存中的數(shù)據(jù)時，多數(shù)情況下可以直接從可以直接從 cache 中得到中得到 ，稱此為命中率。設(shè)計設(shè)計 cache所追求的目標就是要有足夠高的命所追求的目標就是要有足夠高的命中率！中率！ 　　例：若主存的訪問時間為 60n秒， CACHE的訪問時間為 10n秒，在命中率為 90﹪ 時，CPU訪存的平均時間為多少？ 解： 10ns90﹪ + 60ns10﹪ = 15ns 在存儲系統(tǒng)中在存儲系統(tǒng)中 ,把把 Cache和主存儲器和主存儲器都劃分成相同大小的塊。例如：設(shè)主存： 64KB