【正文】 /讀放打開(kāi)， DOUT=1經(jīng)刷新緩沖器送到位線上，再經(jīng) MOS管寫(xiě)到電容上。 ?圖 (d)表示 (c)讀出1后存儲(chǔ)位元重寫(xiě) 1。輸入緩沖器和刷新緩沖器關(guān)閉，輸出緩沖器 /讀放打開(kāi)（ R/W為高）。此時(shí)輸出緩沖器和刷新緩沖器關(guān)閉，輸入緩沖器打開(kāi)，輸入數(shù)據(jù)DIN=0送到存儲(chǔ)元位線上；行選線為高，打開(kāi)MOS管，于是電容上的電荷通過(guò) MOS管和位線放電，表示存儲(chǔ)了 0。此時(shí)輸出緩沖器關(guān)閉、刷新緩沖器關(guān)閉，輸入緩沖器打開(kāi)（ R/W為低），輸入數(shù)據(jù) DIN=1送到存儲(chǔ)元位線上，而行選線為高，打開(kāi) MOS管，于是位線上的高電平給電容器充電，表示存儲(chǔ)了 1。 14 DRAM存儲(chǔ)器 MOS管做為開(kāi)關(guān)使用，而所存儲(chǔ)的信息 1或0則是由電容器上的電荷量來(lái)體現(xiàn) —— 當(dāng)電容器充滿(mǎn)電荷時(shí)，代表存儲(chǔ)了 1，當(dāng)電容器放電沒(méi)有電荷時(shí)，代表存儲(chǔ)了 0。解：點(diǎn)擊上圖13 DRAM存儲(chǔ)器一、 DRAM存儲(chǔ)位元的記憶原理 SRAM存儲(chǔ)器的存儲(chǔ)位元是一個(gè)觸發(fā)器，它具有兩個(gè)穩(wěn)定的狀態(tài)。其中 R/W是讀 /寫(xiě)命令控制線，當(dāng) R/W線為低電平時(shí)，存儲(chǔ)器按給定地址把數(shù)據(jù)線上的數(shù)據(jù)寫(xiě)入存儲(chǔ)器。注意，門(mén) G1和 G2是互鎖的，一個(gè)開(kāi)啟時(shí)另一個(gè)必定關(guān)閉，這樣保證了讀時(shí)不寫(xiě)，寫(xiě)時(shí)不讀。 OE為讀出使能信號(hào)， OE有效時(shí)（低電平），門(mén) G2開(kāi)啟，當(dāng)寫(xiě)命令 WE=1時(shí)（高電平），門(mén) G1關(guān)閉，存儲(chǔ)器進(jìn)行讀操作。l 地址譯碼器l 采用雙譯碼的方式（減少選擇線的數(shù)目）。9 SRAM存儲(chǔ)器l 存儲(chǔ)體（ 2561288）l 通常把各個(gè)字的同一個(gè)字的同一位集成在一個(gè)芯片（ 32K1）中， 32K位排成 256128的矩陣。7 SRAM存儲(chǔ)器一、基本的靜態(tài)存儲(chǔ)元陣列存儲(chǔ)位元三組信號(hào)線l 地址線l 數(shù)據(jù)線l 行線l 列線l 控制線8 SRAM存儲(chǔ)器二、基本的 SRAM邏輯結(jié)構(gòu)l SRAM芯大多采用雙譯碼方式，以便組織更大的存儲(chǔ)容量。6 SRAM存儲(chǔ)器l 主存（內(nèi)部存儲(chǔ)器）是半導(dǎo)體存儲(chǔ)器。通常，存儲(chǔ)周期略大于存取時(shí)間，其時(shí)間單位為ns。通常取寫(xiě)操作時(shí)間等于讀操作時(shí)間，故稱(chēng)為存儲(chǔ)器存取時(shí)間。存儲(chǔ)容量越大，能存儲(chǔ)的信息就越多。l 字節(jié)存儲(chǔ)單元：存放一個(gè)字節(jié)的單元，相應(yīng)的地址稱(chēng)為字節(jié)地址。l 外存儲(chǔ)器簡(jiǎn)稱(chēng)外存，它是大容量輔助存儲(chǔ)器。3 存儲(chǔ)器分級(jí)結(jié)構(gòu)分級(jí)結(jié)構(gòu)l 高速緩沖存儲(chǔ)器簡(jiǎn)稱(chēng) cache，它是計(jì)算機(jī)系統(tǒng)中的一個(gè)高速小容量半導(dǎo)體存儲(chǔ)器。第三章 內(nèi)部存儲(chǔ)器返回 1一、分類(lèi)l 按存儲(chǔ)介質(zhì)分類(lèi)：磁表面 /半導(dǎo)體存儲(chǔ)器l 按存取方式分類(lèi)：隨機(jī) /順序存?。ù艓В﹍ 按讀寫(xiě)功能分類(lèi)： ROM， RAMl RAM：雙極型 /MOSl ROM： MROM/PROM/EPROM/EEPROMl 按信息的可保存性分類(lèi)：永久性和非永久性的l 按存儲(chǔ)器系統(tǒng)中的作用分類(lèi)：主 /輔 /緩 /控2二、存儲(chǔ)器分級(jí)結(jié)構(gòu)目前存儲(chǔ)器的特點(diǎn)是：? 速度快的存儲(chǔ)器價(jià)格貴，容量?。? 價(jià)格低的存儲(chǔ)器速度慢，容量大。 在計(jì)算機(jī)存儲(chǔ)器體系結(jié)構(gòu)設(shè)計(jì)時(shí)，我們希望存儲(chǔ)器系統(tǒng)的性能高、價(jià)格低，那么在存儲(chǔ)器系統(tǒng)設(shè)計(jì)時(shí)，應(yīng)當(dāng)在存儲(chǔ)器容量，速度和價(jià)格方面的因素作折中考慮，建立了分層次的存儲(chǔ)器體系結(jié)構(gòu)如下圖所示。l 主存儲(chǔ)器簡(jiǎn)稱(chēng)主存，是計(jì)算機(jī)系統(tǒng)的主要存儲(chǔ)器，用來(lái)存放計(jì)算機(jī)運(yùn)行期間的大量程序和數(shù)據(jù)。4 存儲(chǔ)器分級(jí)結(jié)構(gòu)l 分層存儲(chǔ)器系統(tǒng)之間的連接關(guān)系5l 字存儲(chǔ)單元：存放一個(gè)機(jī)器字的存儲(chǔ)單元，相應(yīng)的單元地址叫字地址。l 存儲(chǔ)容量：指一個(gè)存儲(chǔ)器中可以容納的存儲(chǔ)單元總數(shù)。 ?l 存取時(shí)間又稱(chēng)存儲(chǔ)器訪問(wèn)時(shí)間：指一次讀操作命令發(fā)出到該操作完成，將數(shù)據(jù)讀出到數(shù)據(jù)總線上所經(jīng)歷的時(shí)間。l 存儲(chǔ)周期：指連續(xù)啟動(dòng)兩次讀操作所需間隔的最小時(shí)間。l 存儲(chǔ)器帶寬：?jiǎn)挝粫r(shí)間里存儲(chǔ)器所存取的信息量，通常以位 /秒或字節(jié) /秒做度量單位。根據(jù)信息存儲(chǔ)的機(jī)理不同可以分為兩類(lèi)：l 靜態(tài)讀寫(xiě)存儲(chǔ)器 (SRAM)：存取速度快l 動(dòng)態(tài)讀寫(xiě)存儲(chǔ)器 (DRAM)：存儲(chǔ)容量不如DRAM大。采用了二級(jí)譯碼：將地址分成 x向、 y向兩部分如圖所示。 8個(gè)片子就可以構(gòu)成 32KB。l A0~A7為行地址譯碼線l A8~A14為列地址譯碼線10 SRAM存儲(chǔ)器l 讀與寫(xiě)的 互鎖邏輯控制信號(hào)中 CS是片選信號(hào)，CS有效時(shí)（低電平），門(mén) GG2均被打開(kāi)。寫(xiě)操作時(shí)， WE=0，門(mén) G1開(kāi)啟，門(mén) G2關(guān)閉。 ?11 SRAM存儲(chǔ)器三、存儲(chǔ)器的讀寫(xiě)周期l 讀周期l 讀出時(shí)間 Taql 讀周期時(shí)間 Trcl 寫(xiě)周期l 寫(xiě)周期時(shí)間 Twcl 寫(xiě)時(shí)間 twdl 存取周期l 讀周期時(shí)間 Trc=寫(xiě)時(shí)間 twd12例 1P70：圖 (a)是 SRA的寫(xiě)入時(shí)序圖。請(qǐng)指出圖(a)寫(xiě)入時(shí)序中的錯(cuò)誤，并畫(huà)出正確的寫(xiě)入時(shí)序圖。而 DRAM存儲(chǔ)器的存儲(chǔ)位元是由一個(gè) MOS晶體管和電容器組成的記憶電路，如圖 。圖 (a)表示寫(xiě) 1到存儲(chǔ)位元。 ? 圖 (b)表示寫(xiě)0到存儲(chǔ)位元。 ?圖 (c)表示從存儲(chǔ)位元讀出 1。行選線為高，打開(kāi) MOS管，電容上所存儲(chǔ)的 1送到位線上，通過(guò)輸出緩沖器 /讀出放大器發(fā)送到 DOUT,即DOUT? =1。由于 (c)中讀出 1是破壞性讀出，必須恢復(fù)存儲(chǔ)位元中原存的 1。注意，輸入緩沖器與輸出緩沖器總是互鎖的。 15 DRAM存儲(chǔ)器二、 DRAM芯片的邏輯結(jié)構(gòu)下面我們通過(guò)一個(gè)例子來(lái)看一下動(dòng)態(tài)存儲(chǔ)器的邏輯結(jié)構(gòu)如圖。l 圖 (b)是該芯片的邏輯結(jié)構(gòu)圖。由于DRAM存儲(chǔ)器容量很大，地址線寬度相應(yīng)要增加，這勢(shì)必增加芯片地址線的管腳數(shù)目。若地址總線寬度為 10位，先傳送地址碼 A0～ A9，由行選通信號(hào) RAS打入到行地址鎖存器；然后傳送地址碼 A10～ A19，由列選通信號(hào) CRS打入到列地址鎖存器。（ 2）增加了刷新計(jì)數(shù)器和相應(yīng)的控制電路。刷新操作與讀 /寫(xiě)操作是交替進(jìn)行的，所以通過(guò) 2選 1多路開(kāi)關(guān)來(lái)提供刷新行地址或正常讀 /寫(xiě)的行地址。通常為控制方便，讀周期和寫(xiě)周期時(shí)間相等。 ?l 刷新操作有兩種刷新方式：l 集中式刷新 :DRAM的所有行在每一個(gè)刷新周期中都被刷新。為此將 8ms時(shí)間分為兩部分：前一段時(shí)間進(jìn)行正常的讀 /寫(xiě)操作，后一段時(shí)間（ 8ms至正常讀 /寫(xiě)周期時(shí)間）做為集中刷新操作時(shí)間。l 例如 p72圖 DRAM有 1024行，如果刷新周期為 8ms，則每一行必須每隔 8ms247。 20 DRAM存儲(chǔ)器五、存儲(chǔ)器容量的擴(kuò)充 字長(zhǎng)位數(shù)擴(kuò)展給定的芯片字長(zhǎng)位數(shù)較短，不滿(mǎn)足設(shè)計(jì)要求的存儲(chǔ)器字長(zhǎng)，此時(shí)需要用多片給定芯片擴(kuò)展字長(zhǎng)位數(shù)。 d=設(shè)計(jì)要求的存儲(chǔ)器容量 /選擇芯片存儲(chǔ)器容量 [例 2] 利用 1M4 位的 SRAM芯片，設(shè)計(jì)一個(gè)存儲(chǔ)容量為 1M8 位的 SRAM存儲(chǔ)器。三組信號(hào)組中給定芯片的地址總線和數(shù)據(jù)總線公用，控制總線中 R/W公用，使能端 EN不能公用，它由地址總線的高位段譯碼來(lái)決定片選信號(hào)。 ?[例 3]利用 1M8 位的 DRAM芯片設(shè)計(jì) 2M8 位的 DRAM存儲(chǔ)器解：