【正文】 用硬件環(huán)境中，如ASIC、FPGA等。此外，編譯器作為一種軟件的運行，除了某種單一目標器件，即CPU的硬件結(jié)構(gòu)外，不需要任何與硬件相關(guān)的器件庫和工藝庫參與編譯。編譯器將軟件程序翻譯成基于某種特定CPU的機器代碼，這種代碼僅限于這種CPU而不能移植，并且機器代碼不代表硬件結(jié)構(gòu)，更不能改變CPU的硬件結(jié)構(gòu)，只能被動地為其特定的硬件電路結(jié)構(gòu)所利用。前一種情況在于設(shè)計者可以將精力主要集中于系統(tǒng)級問題上，而由于不必關(guān)心低級層次的設(shè)計所面臨的細節(jié)問題，在高抽象層次上進行設(shè)計和編程將花費較少的時間和精力，并且減少錯誤的發(fā)生。它可以將高層次的表述轉(zhuǎn)化為低層次的表述，可以從行為域轉(zhuǎn)化為結(jié)構(gòu)域，可以將高一級抽象的電路表述（如算法級）轉(zhuǎn)化為低一級的表述（如門級），并可以用某種特定的硬件技術(shù)實現(xiàn)（如CMOS）。有了對應(yīng)的配置文件，就可以使對應(yīng)的FPGA變成具有專門功能的電路器件。● 從邏輯門表述轉(zhuǎn)換到版圖表述（ASIC設(shè)計），或轉(zhuǎn)換到FPGA的配置網(wǎng)表文件，可稱為版圖綜合或結(jié)構(gòu)綜合?！?從算法表述轉(zhuǎn)換到寄存器傳輸級（Register Transfer Level，RTL）表述，即從行為域到結(jié)構(gòu)域的綜合，是行為綜合。設(shè)計過程通常從高層次的行為描述開始，以最低層的結(jié)構(gòu)描述結(jié)束，每個綜合步驟都是上一層次的轉(zhuǎn)換。對于電子設(shè)計領(lǐng)域的綜合概念可以表示為：將用行為和功能層次表達的電子系統(tǒng)轉(zhuǎn)換為低層次的便于具體實現(xiàn)的模塊組合裝配而成的過程。 硬件描述語言的綜合綜合（Synthesis），就其字面含義應(yīng)該為：把抽象的實體結(jié)合成單個或統(tǒng)一的實體。因此，VHDL在支持各種模式的設(shè)計方法、自頂向下與自底向上或混合方法方面，在面對當今許多電子產(chǎn)品生命周期的縮短，需要多次重新設(shè)計以融入最新技術(shù)，改變工藝等方面都表現(xiàn)了良好的適應(yīng)性。VHDL語言具有很強的電路描述和建模能力，能從多個層次對數(shù)字系統(tǒng)進行建模和描述，從而大大簡化了硬件設(shè)計任務(wù)，提高了設(shè)計效率和可靠性?，F(xiàn)在，VHDL和Verilog作為IEEE的工業(yè)標準硬件描述語言，得到眾多EDA公司的支持，在電子工程領(lǐng)域，已成為事實上的通用硬件描述語言。很快，電子設(shè)計領(lǐng)域出現(xiàn)了第一個軟件設(shè)計工具，即VHDL邏輯綜合器，它可以標準地將VHDL的部分語句描述轉(zhuǎn)化為具體電路實現(xiàn)的網(wǎng)表文件。但到了20世紀90年代初，人們發(fā)現(xiàn)，VHDL不僅可以作為系統(tǒng)模擬的建模工具，而且可以作為電路系統(tǒng)的設(shè)計工具；可以利用軟件工具將VHDL源碼自動地轉(zhuǎn)化為文本方式表達的基本邏輯組件連接圖，即網(wǎng)表文件。VHDL作為一個規(guī)范語言和建模語言，隨著它的標準化，出現(xiàn)了一些支持該語言的行為仿真器。自IEEE公布了VHDL的標準版本（IEEE Std 1076）之后，各EDA公司相繼推出了自己的VHDL設(shè)計環(huán)境，或宣布自己的設(shè)計工具支持VHDL。 硬件描述語言VHDLVHDL的英文全名是VHSIC（Very High Speed Integrated CircuitHardware Description Language），于1983年由美國國防部（DOD）發(fā)起創(chuàng)建，由IEEE（The Institute of Electrical and Electronics Engineers）進一步發(fā)展，并在1987年作為“IEEE標準1076”發(fā)布。而SystemVerilog和SystemC這兩種HDL語言還處于完善過程中。 硬件描述語言硬件描述語言HDL是EDA技術(shù)的重要組成部分，常見的HDL主要有VHDL、Verilog HDL、ABEL、AHDL、SystemVerilog和SystemC。Xilinx、Atmel和Altera公司已經(jīng)推出了這方面的器件，如Virtex4系列、Excalibur（含ARM核）和Stratix II系列等。該領(lǐng)域的一個例外是混合信號設(shè)計，使用通信電路的ASIC可以定制設(shè)計其模擬部分。標準單元ASIC設(shè)計與FPGA設(shè)計開發(fā)的流程相近。標準單元布局中，所有擴散、接觸點、過孔、多晶信道及金屬信道都已完全確定。在設(shè)計者一級，庫包括不同復(fù)雜性的邏輯組件：SSI邏輯塊、MSI邏輯塊、數(shù)據(jù)通道模塊、存儲器、IP，以及系統(tǒng)級模塊?，F(xiàn)在，Altera的HardCopy、HardCopy II技術(shù)可以提供一種把FPGA的設(shè)計轉(zhuǎn)化為結(jié)構(gòu)化ASIC的途徑。但是 MPGA與FPGA完全不同，它不是用戶可編程的，也不屬于可編程邏輯范疇，而是實際的ASIC。設(shè)計中，用戶可以借助EDA工具將原理圖或硬件描述語言模型映像為相應(yīng)門陣列晶體管配置，創(chuàng)建一個指定金屬互連路徑文件，從而完成門陣列ASIC開發(fā)。ASIC大致分為門陣列ASIC、標準單元ASIC和全定制ASIC。由于FPGA和CPLD的開發(fā)工具、開發(fā)流程和使用方法與ASIC有類似之處，因此這類器件通常也被稱為可編程專用IC，或可編程ASIC。1．超大規(guī)模可編程邏輯器件FPGA（Field Programmable Gate Array）和CPLD（Complex Programmable Logic Device）是實現(xiàn)這一途徑的主流器件，它們的特點是直接面向用戶，具有極大的靈活性和通用性，使用方便，硬件測試和實現(xiàn)快捷，開發(fā)效率高，成本低，上市時間短，技術(shù)維護簡單，工作可靠性好等。圖11 EDA技術(shù)實現(xiàn)目標圖11中所標的另外一個EDA技術(shù)實現(xiàn)目標PCB，指的是印制電路板的布局布線設(shè)計及驗證分析，由于不涉及芯片層面上的設(shè)計，故不擬展開。實現(xiàn)目標的前面兩項可以歸結(jié)為專用集成電路ASIC的設(shè)計和實現(xiàn)（如圖11所示），ASIC是最終的物理平臺，集中容納了用戶通過EDA技術(shù)將電子應(yīng)用系統(tǒng)的既定功能和技術(shù)指標具體實現(xiàn)的硬件實體?！?FPGA/CPLD（或稱可編程ASIC）開發(fā)應(yīng)用。 電子設(shè)計自動化應(yīng)用對象一般地說，利用EDA技術(shù)進行電子系統(tǒng)設(shè)計，最后實現(xiàn)的目標是以下3種?！?SOC高效低成本設(shè)計技術(shù)的成熟?！?基于EDA的用于ASIC設(shè)計的標準單元已涵蓋大規(guī)模電子系統(tǒng)及復(fù)雜IP核模塊?！?EDA使得電子領(lǐng)域各學科的界限更加模糊，更加互為包容：模擬與數(shù)字、軟件與硬件、系統(tǒng)與器件、ASIC與FPGA、行為與結(jié)構(gòu)等?！?在仿真和設(shè)計兩方面支持標準硬件描述語言且功能強大的EDA軟件不斷推出?！?嵌入式處理器軟核的成熟，使得SOPC（System On a Programmable Chip）步入大規(guī)模應(yīng)用階段，在一片F(xiàn)PGA中實現(xiàn)一個完備的數(shù)字處理系統(tǒng)成為可能?！?在FPGA上實現(xiàn)DSP（數(shù)字信號處理）應(yīng)用成為可能，用純數(shù)字邏輯進行DSP模塊的設(shè)計，使得高速DSP實現(xiàn)成為現(xiàn)實，并有力地推動了軟件無線電技術(shù)的實用化和發(fā)展。更為重要的是各EDA公司致力于推出兼容各種硬件實現(xiàn)方案和支持標準硬件描述語言的EDA工具軟件的研究，都有效地將EDA技術(shù)推向成熟和實用。進入20世紀90年代，隨著硬件描述語言的標準化得到進一步的確立，計算機輔助工程、輔助分析和輔助設(shè)計在電子技術(shù)領(lǐng)域獲得更加廣泛的應(yīng)用，與此同時，電子技術(shù)在通信、計算機及家電產(chǎn)品生產(chǎn)中的市場需求和技術(shù)需求，也極大地推動了全新的電子設(shè)計自動化技術(shù)的應(yīng)用和發(fā)展。復(fù)雜可編程邏輯器件已進入商業(yè)應(yīng)用，相應(yīng)的輔助設(shè)計軟件也已投入使用；而在80年代末，出現(xiàn)了FPGA（Field Programmable Gate Array），CAE和CAD技術(shù)的應(yīng)用更為廣泛，它們在PCB設(shè)計方面的原理圖輸入、自動布局布線及PCB分析，以及邏輯設(shè)計、邏輯仿真、布爾方程綜合和化簡等方面擔任了重要的角色。而在后期，CAD的概念已見雛形，這一階段人們開始利用計算機取代手工勞動，輔助進行集成電路版圖編輯、PCB布局布線等工作。20世紀70年代，在集成電路制作方面，MOS工藝已得到廣泛的應(yīng)用。正因為EDA技術(shù)豐富的內(nèi)容以及與電子技術(shù)各學科領(lǐng)域的相關(guān)性，其發(fā)展的歷程同大規(guī)模集成電路設(shè)計技術(shù)、計算機輔助工程、可編程邏輯器件，以及電子設(shè)計技術(shù)和工藝的發(fā)展是同步的。不難理解，EDA技術(shù)已不是某一學科的分支，或某種新的技能技術(shù)，而應(yīng)該是一門綜合性學科。在現(xiàn)代技術(shù)的所有領(lǐng)域中，縱觀許多得以飛速發(fā)展的科學技術(shù)，多為計算機輔助設(shè)計，而非自動化設(shè)計。EDA技術(shù)在硬件實現(xiàn)方面融合了大規(guī)模集成電路制造技術(shù)，IC版圖設(shè)計技術(shù)、ASIC測試和封裝技術(shù)、FPGA/CPLD編程下載技術(shù)、自動測試技術(shù)等；在計算機輔助工程方面融合了計算機輔助設(shè)計（CAD）、計算機輔助制造（CAM）、計算機輔助測試（CAT）、計算機輔助工程（CAE）技術(shù)以及多種計算機語言的設(shè)計概念；而在現(xiàn)代電子學方面則容納了更多的內(nèi)容，如電子線路設(shè)計理論、數(shù)字信號處理技術(shù)、數(shù)字系統(tǒng)建模和優(yōu)化技術(shù)及長線技術(shù)理論等。另一方面，在現(xiàn)代高新電子產(chǎn)品的設(shè)計和生產(chǎn)中，微電子技術(shù)和現(xiàn)代電子設(shè)計技術(shù)是相互促進、相互推動又相互制約的兩個環(huán)節(jié)；前者代表了物理層在廣度和深度上硬件電路實現(xiàn)的發(fā)展，后者則反映了現(xiàn)代先進的電子理論、電子技術(shù)、仿真技術(shù)、設(shè)計工藝和設(shè)計技術(shù)與最新的計算機軟件技術(shù)有機的融合和升華。EDA技術(shù)就是依賴功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL（Hardware Description Language）為系統(tǒng)邏輯描述手段完成的設(shè)計文件，自動地完成邏輯編譯、邏輯化簡、邏輯分割、邏輯綜合、結(jié)構(gòu)綜合（布局布線），以及邏輯優(yōu)化和仿真測試，直至實現(xiàn)既定的電子線路系統(tǒng)功能。集成電路設(shè)計正在不斷地向超大規(guī)模、極低功耗和超高速的方向發(fā)展；專用集成電路ASIC（Application Specific Integrated Circuit）的設(shè)計成本不斷降低，在功能上，現(xiàn)代的集成電路已能夠?qū)崿F(xiàn)單片電子系統(tǒng)SOC（System On a Chip）。31 / 32 電子設(shè)計自動化技術(shù)20世紀末，電子設(shè)計技術(shù)獲得了飛速的發(fā)展，在其推動下，現(xiàn)代電子產(chǎn)品幾乎滲透到社會的各個領(lǐng)域，有力地推動了社會生產(chǎn)力的發(fā)展和社會信息化程度的提高，同時也使現(xiàn)代電子產(chǎn)品性能進一步提高，產(chǎn)品更新?lián)Q代的節(jié)奏也變得越來越快。微電子技術(shù)的進步表現(xiàn)在大規(guī)模集成電路加工技術(shù)即半導(dǎo)體工藝技術(shù)的發(fā)展上，使得表征半導(dǎo)體工藝水平的線寬已經(jīng)達到了90nm，并還在不斷地縮小，在硅片單位面積上，集成了更多的晶體管?，F(xiàn)代電子設(shè)計技術(shù)的核心已日趨轉(zhuǎn)向基于計算機的電子設(shè)計自動化技術(shù)，即EDA（Electronic Design Automation）技術(shù)。EDA技術(shù)使得設(shè)計者的工作僅限于利用軟件的方式，即利用硬件描述語言和EDA軟件來完成對系統(tǒng)硬件功能的實現(xiàn)，這是電子設(shè)計技術(shù)的一個巨大進步。因此，嚴格地說，EDA技術(shù)應(yīng)該是這二者的結(jié)合，是這兩個技術(shù)領(lǐng)域共同孕育的奇葩。因此EDA技術(shù)為現(xiàn)代電子理論和設(shè)計的表達與實現(xiàn)提供了可能性。顯然，最早進入設(shè)計自動化的技術(shù)領(lǐng)域之一是電子技術(shù)，這就是為什么電子技術(shù)始終處于所有科學技術(shù)發(fā)展最前列的原因之一。它融合多學科于一體，又滲透于各學科之中，打破了軟件和硬件間的壁壘，使計算機的軟件技術(shù)與硬件實現(xiàn)、設(shè)計效率和產(chǎn)品性能合二為一，它代表了電子設(shè)計技術(shù)和應(yīng)用技術(shù)的發(fā)展方向。就過去近30年的電子技術(shù)的發(fā)展歷程，可大致將EDA技術(shù)的發(fā)展分為三個階段?？删幊踢壿嫾夹g(shù)及其器件已經(jīng)問世，計算機作為一種運算工具已在科研領(lǐng)域得到廣泛應(yīng)用。20世紀80年代，集成電路設(shè)計進入了CMOS（互補場效應(yīng)管）時代。特別是各種硬件描述語言的出現(xiàn)、應(yīng)用和標準化方面的重大進步，為電子設(shè)計自動化必須解決的電路建模、標準文檔及仿真測試奠定了基礎(chǔ)。特別是集成電路設(shè)計工藝步入了超深亞微米階段，百萬門以上的大規(guī)?？删幊踢壿嬈骷年懤m(xù)面世，以及基于計算機技術(shù)的面向用戶的低成本大規(guī)模ASIC設(shè)計技術(shù)的應(yīng)用，促進了EDA技術(shù)的形成。EDA技術(shù)在進入21世紀后，得到了更大的發(fā)展，突出表現(xiàn)在以下幾個方面?；贔PGA的DSP技術(shù)，為高速數(shù)字信號處理算法提供了實現(xiàn)途徑?！?使電子設(shè)計成果以自主知識產(chǎn)權(quán)的方式得以明確表達和確認成為可能?！?電子技術(shù)領(lǐng)域全方位融入EDA技術(shù)，除了日益成熟的數(shù)字技術(shù)外，傳統(tǒng)的電路系統(tǒng)設(shè)計建模理念發(fā)生了重大的變化：軟件無線電技術(shù)的崛起，模擬電路系統(tǒng)硬件描述語言的表達和設(shè)計的標準化，系統(tǒng)可編程模擬器件的出現(xiàn)，數(shù)字信號處理和圖像處理的全硬件實現(xiàn)方案的普遍接受，軟硬件技術(shù)的進一步融合等?！?更大規(guī)模的FPGA和CPLD器件的不斷推出。● 軟硬IP（Intellectual Property）核在電子行業(yè)的產(chǎn)業(yè)領(lǐng)域廣泛應(yīng)用?！?系統(tǒng)級、行為驗證級硬件描述語言出現(xiàn)（如System C），使復(fù)雜電子系統(tǒng)的設(shè)計和驗證趨于簡單?！?全定制或半定制ASIC?！?PCB（印制電路板）。一般而言，專用集成電路就是具有專門用途和特定功能的獨立集成電路器件，根據(jù)這個定義，作為EDA技術(shù)最終實現(xiàn)目標的ASIC，可以通過3種途徑來完成，這可以通過圖11來說明。下面主要介紹FPGA/CPLD與ASIC。FPGA和CPLD的應(yīng)用是EDA技術(shù)有機融合軟硬件電子設(shè)計技術(shù)以及對自動化設(shè)計與自動化實現(xiàn)最典型的詮釋。2．半定制或全定制ASIC根據(jù)實現(xiàn)的工藝，基于EDA設(shè)計技術(shù)的半定制或全定制ASIC可統(tǒng)稱為掩膜（MASK）ASIC，或直接稱ASIC。門陣列ASIC門陣列芯片包括預(yù)定制相連的PMOS和NMOS晶體管行。由于有掩膜的創(chuàng)建過程，門陣列有時也稱掩膜可編程門陣列（MPGA）。MPGA出現(xiàn)在FPGA之前，F(xiàn)PGA技術(shù)則源自MPGA。標準單元ASIC目前大部分ASIC是使用庫中的不同大小的標準單元設(shè)計的，這類芯片一般稱作基于單元的集成電路（Cellbased Integrated Circuits，CBIC）。庫包含每個邏輯單元在硅片級的完整布局，使用者只需利用EDA軟件工具與邏輯塊描述打交道即可，完全不必關(guān)心電路布局的細節(jié)。當該單元用于設(shè)計時，通過EDA軟件產(chǎn)生的網(wǎng)表文件將單元布局塊“粘貼”到芯片布局之上的單元行上。全定制芯片全定制芯片中，在針對特定工藝建立的設(shè)計規(guī)則下，設(shè)計者對于電路的設(shè)計有完全的控制權(quán)，如線的間隔和晶體管大小的確定。3．混合ASIC混合ASIC（不是指數(shù)?；旌螦SIC）主要指既具有面向用戶的FPGA可編程功能和邏輯資源，同時也含有可方便調(diào)用和配置的硬件標