高速數(shù)字電路設(shè)計(jì)及emc設(shè)計(jì)-展示頁(yè)
2025-07-09 16:29本頁(yè)面
【正文】 )、100K(300K)、100M、100EL 系列器件可供選用。 常見(jiàn)高速電路 ECL（Emitter Coupled Logic）電路特點(diǎn)：① 非飽和邏輯，克服擴(kuò)散電容的影響，工作速度很高； ② 射極跟隨器輸出，驅(qū)動(dòng)能力很強(qiáng)。75Ω帶狀線，w=h/8；50Ω帶狀線，w=h/3。錯(cuò)誤的概念：8kHz幀信號(hào)為低速信號(hào)。平常講的高頻信號(hào)是針對(duì)信號(hào)頻率而言的。 radiated emission amp。最小電感回流路徑正好在信號(hào)導(dǎo)線的下面，以減小流出和流入電流通路間的環(huán)路面積。趨膚效應(yīng)的頻率與導(dǎo)體的材料有關(guān)。 21 阻容負(fù)載對(duì)電流變化的作用 21 噪聲容限（noise immunity）：以10H189器件為例 22 地反彈（ground bounce） 23 寄生電容Stray Capacitance的影響：對(duì)于高輸入阻抗電路影響尤為嚴(yán)重 23 示波器探針的電氣模型 24 21:1探針： 25 趨膚效應(yīng)（skin effect）：在高頻時(shí)導(dǎo)線表面附近的電流密度加大，而中心部分的電流密度減小。 19 ringing, crosstalk, radiated noise —— 數(shù)字系統(tǒng)的三種噪聲 19（功率譜密度）集中在fknee之內(nèi) 19 延時(shí)：FR4 PCB，outer trace: 140~180 ps/inch inner trace: 180 ps/inch 20 集總參數(shù)與分布參數(shù)系統(tǒng) 20 互感、耦合電容的作用（干擾） 20 ECL電路的上升時(shí)間、下降時(shí)間的計(jì)算 20 在數(shù)字系統(tǒng)中，耦合電容引起的串?dāng)_比起互感引起的串?dāng)_要小。 19 19：選擇有50Ω輸入的高速示波器，一般自制一個(gè)探頭，測(cè)量點(diǎn)應(yīng)盡量靠近所觀察的位置或者需要該信號(hào)的實(shí)際位置。 19（電流環(huán)） 1電源和地層的分割，是否符合微帶線、帶狀線的要求？高速信號(hào)要有回路地相配（不是屏蔽地） 19 19。高速數(shù)字電路設(shè)計(jì)及EMC設(shè)計(jì) 目 錄1. 高速數(shù)字電路設(shè)計(jì) 5？ 帶狀線的概念 5（Microstrip） 5（Stripline） 6 6（coaxial cable） 6（twistedpair cable） 7 7 常見(jiàn)高速電路 8 ECL（Emitter Coupled Logic）電路 8 CML（Current Mode Logic）電路 9 GTL（Gunning Transceiver Logic）電路 10 BTL（Backplane Transceiver Logic）電路 10 TTL（Transistor Transistor Logic）電路 11 模數(shù)轉(zhuǎn)換電路—線接收器 12 常見(jiàn)電路匹配措施 12 12 13 15 高速電路設(shè)計(jì)一般原則和調(diào)試方法 16 1輸出結(jié)構(gòu)，選用恰當(dāng)?shù)钠ヅ潆娐?；在考慮節(jié)省功耗，電路 又能容許的情況下，可適當(dāng)?shù)匾胧洹?19（300MHz以上）的信號(hào)，一般建議選用互補(bǔ)邏輯，以降低對(duì)電源的要求。 19，盡量選用工作速率低的器件。一般不建議測(cè)輸出端的信號(hào)波形，與實(shí)際使用的位置有一定差別。 21 傳輸通道包括器件封裝、PCB布局、連接器，至少在fknee的范圍內(nèi)要有平坦的頻響，以保證信號(hào)不失真，否則信號(hào)在收端可能會(huì)遇到上升時(shí)間劣化、過(guò)沖、振鈴、lump等現(xiàn)象。趨膚效應(yīng)使得導(dǎo)線對(duì)高頻信號(hào)的衰減增大。 25 對(duì)低頻信號(hào)，電流流經(jīng)電阻最小的路徑；對(duì)高頻信號(hào)，回流路徑的電感遠(yuǎn)比其電阻重要，高頻電流流經(jīng)電感最小的路徑，而非電阻最小的路徑。 25 負(fù)載電容對(duì)上升時(shí)間的影響 26 直流匹配和交流匹配的功耗比較 27 電源系統(tǒng)設(shè)計(jì)原則 27 TTL和ECL的混合系統(tǒng)要注意 27 電源線上的電磁輻射防護(hù) 28 旁路電容的選取和安裝： 28 連接器對(duì)高速系統(tǒng)的影響 28 總線： 31電磁兼容性（Electromagnetic Compatibility） 32 關(guān)于電磁兼容性的基本原理 32？ 32 走線可穿過(guò)回流平面的縫隙嗎？No！ 33 33： 34 信號(hào)參考點(diǎn)應(yīng)在何處接至基底(chassis) 35 36 EMC三要素 36 38 減小噪聲的措施 39 信號(hào)完整性――減小串?dāng)_和信號(hào)畸變 39 39 屏蔽 40 信號(hào)畸變 41 通過(guò)濾波減小直流電源噪聲 41 42 If DC power planes can’t be used, then lumped decoupling capacitors must be sized and placed correctly. 42 多層PCB、表貼電容，串聯(lián)電感在何處？ 43 How to distribute DC power from a single supply to both analog and digital circuits? 43 元件放置與信號(hào)層分配 44 Reducing conducted amp。 susceptibility 46 電路板EMC準(zhǔn)則總結(jié) 48 Component Placement 48 DC Power Distribution 48 Routing of Signal Output and Return Paths 49 Signal Integrity – Reducing Crosstalk and Distortion 49 High Frequency Transmission Lines 50 Reducing Conducted and Radiated Emissions 50高速數(shù)字電路及EMC設(shè)計(jì)1. 高速數(shù)字電路設(shè)計(jì)？高速數(shù)字信號(hào)由信號(hào)的邊沿速度決定，一般認(rèn)為上升時(shí)間小于4 倍信號(hào)傳輸延遲時(shí)可視為高速信號(hào)。設(shè)計(jì)開(kāi)發(fā)高速電路應(yīng)具備信號(hào)分析、傳輸線、模擬電路的知識(shí)。、帶狀線的概念（Microstrip） 特性阻抗固有電容傳輸延遲（Stripline） 對(duì)FR4材料（~5之間）：75Ω微帶線，w≈h；50Ω微帶線，w≈2h；25Ω微帶線，w≈。（coaxial cable） （twistedpair cable） 傳輸線的有效阻抗和傳輸延遲將發(fā)生變化：對(duì)單個(gè)負(fù)載電容的情況也可以這樣計(jì)算。 ③ 高電平 ，低電平 –。 CML（Current Mode Logic）電路以Philips器件為例介紹其輸入、輸出特點(diǎn)：① 低電壓擺幅（200 ~ 400 mVpp），干擾、輻射小； ② 輸入50Ω阻抗； ③ 地平面作參考電壓（而ECL為2V）； ④ 信號(hào)差分傳輸。 GTL（Gunning Transceiver Logic）電路Vcc。特點(diǎn)：① 低功耗； ② 工作頻率可達(dá)100MHz或200MHz； ③ 電壓擺幅?。╒OLmax=,VOHmin=） BTL（Backplane Transceiver Logic）電路 特點(diǎn)：① 驅(qū)動(dòng)能力強(qiáng)，用于重負(fù)載背板（ IOL=100mA）； ② 工作頻率小于75MHz； ③ 電壓擺幅比TTL?。╒OLmax=1V，VOHmin=） TTL（Transistor Transistor Logic）電路以ABT（Advanced BiCMOS Technology）為例。 模數(shù)轉(zhuǎn)換電路—線接收器特點(diǎn)：① 將模擬小信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)； ② 有不同速度級(jí)別的線接收器； ③ 注意輸入信號(hào)的共模和差模范圍。這種過(guò)沖一方面形成強(qiáng)烈的電磁干擾，另一方面對(duì)后級(jí)輸入電路的保護(hù)二極管造成損傷甚至失效。在下面的圖中，信號(hào)源阻抗、負(fù)載阻抗是造成信號(hào)來(lái)回反射的原因。終端匹配的目的是使ρL盡量小或者等于0。（2）交流匹配 一般取R、C串聯(lián)阻抗值比Z0大一些以降低功耗。 ECL電路的匹配（1）單端匹配方式1R1∥R2=Z0，(2) 單端匹配方式2R=Z0(3) 差分電路匹配R=2Z0，R1要保證ECL輸出電路的偏置電流。這時(shí)由于線間耦合電容的因素，傳輸線阻抗的計(jì)算在把這種影響考慮進(jìn)去。對(duì)于PECL電路，匹配方式相似，地?fù)Q成Vcc即可。GTL電
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1