【正文】 運(yùn)行時(shí)，會(huì)對(duì)周圍環(huán)境輻射電磁波，從而干擾周圍環(huán)境中電子設(shè)備的正常工作。因此解串?dāng)_的方法是移開(kāi)發(fā)生串?dāng)_的信號(hào)或屏蔽被嚴(yán)重干擾的信號(hào)。 　　信號(hào)線距離地線越近，線間距越大，產(chǎn)生的串?dāng)_信號(hào)越小。雖然大多數(shù)元件接收端有輸入保護(hù)二極管保護(hù)，但有時(shí)這些過(guò)沖電平會(huì)遠(yuǎn)遠(yuǎn)超過(guò)元件電源電壓范圍，損壞元器件。反射信號(hào)產(chǎn)生的原因：過(guò)長(zhǎng)的走線，未被終結(jié)的傳輸線，過(guò)量電容或電感以及阻抗失配。 信號(hào)在跳變的過(guò)程中可能多次跨越邏輯電平門限從而導(dǎo)致這一類型的錯(cuò)誤。信號(hào)延時(shí)產(chǎn)生的原因：驅(qū)動(dòng)過(guò)載，走線過(guò)長(zhǎng)。 　　通常在有多個(gè)接收端時(shí)會(huì)出現(xiàn)問(wèn)題。 延時(shí)和時(shí)序錯(cuò)誤 　　信號(hào)延時(shí)和時(shí)序錯(cuò)誤表現(xiàn)為：信號(hào)在邏輯電平的高與低門限之間變化時(shí)保持一段時(shí)間信號(hào)不跳變。 同時(shí)，失真變形的信號(hào)對(duì)噪聲的敏感性增加了，也會(huì)引起設(shè)計(jì)失敗。 電磁輻射EMI radiation 反射信號(hào) 　　如果一根走線沒(méi)有被正確終結(jié)(終端匹配)，那么來(lái)自于驅(qū)動(dòng)端的信號(hào)脈沖在接收端被反射，從而引發(fā)不預(yù)期效應(yīng)，使信號(hào)輪廓失真。 過(guò)沖與下沖Overshoot/Undershoot Timing errors 反射信號(hào)Reflected signals （五）、傳輸線效應(yīng) 基于上述定義的傳輸線模型，歸納起來(lái)，傳輸線會(huì)對(duì)整個(gè)電路設(shè)計(jì)帶來(lái)以下效應(yīng)。隨著能量的減弱反射信號(hào)的幅度將減小，直到信號(hào)的電壓和電流達(dá)到穩(wěn)定。線徑越寬，距電源/地越近，或隔離層的介電常數(shù)越高，特征阻抗就越小。 ohms/foot，因?yàn)榻^緣層的緣故，并聯(lián)電阻阻值通常很高。 （四）、什么是傳輸線 如果Tr≤2Tpd，信號(hào)落在問(wèn)題區(qū)域。如果Tr≥4Tpd，信號(hào)落在安全區(qū)域。 ）。 PCB 板上每單位英寸的延時(shí)為 .。下圖為信號(hào)上升時(shí)間和允許的布線長(zhǎng)度(延時(shí))的對(duì)應(yīng)關(guān)系。如果反射信號(hào)很強(qiáng)，疊加的波形就有可能會(huì)改變邏輯狀態(tài)。信號(hào)從驅(qū)動(dòng)端到接收端經(jīng)過(guò)一段固定的時(shí)間，如果傳輸時(shí)間小于1/2的上升或下降時(shí)間，那么來(lái)自接收端的反射信號(hào)將在信號(hào)改變狀態(tài)之前到達(dá)驅(qū)動(dòng)端。 　　實(shí)際上，信號(hào)邊沿的諧波頻率比信號(hào)本身的頻率高，是信號(hào)快速變化的上升沿與下降沿（或稱信號(hào)的跳變）引發(fā)了信號(hào)傳輸?shù)姆穷A(yù)期結(jié)果。只有通過(guò)使用高速電路設(shè)計(jì)師的設(shè)計(jì)技術(shù)，才能實(shí)現(xiàn)設(shè)計(jì)過(guò)程的可控性。 　　當(dāng)系統(tǒng)工作在50MHz時(shí)，將產(chǎn)生傳輸線效應(yīng)和信號(hào)的完整性問(wèn)題；而當(dāng)系統(tǒng)時(shí)鐘達(dá)到120MHz時(shí)，除非使用高速電路設(shè)計(jì)知識(shí)，否則基于傳統(tǒng)方法設(shè)計(jì)的PCB將無(wú)法工作。 高速PCB設(shè)計(jì) （一）、電子系統(tǒng)設(shè)計(jì)所面臨的挑戰(zhàn) 　　隨著系統(tǒng)設(shè)計(jì)復(fù)雜性和集成度的大規(guī)模提高，電子系統(tǒng)設(shè)計(jì)師們正在從事100MHZ以上的電路設(shè)計(jì)，總線的工作頻率也已經(jīng)達(dá)到或者超過(guò)50MHZ，有的甚至超過(guò)100MHZ。 在一個(gè)PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉。 一個(gè)產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較完美才能認(rèn)為該產(chǎn)品是成功的。在布局完成后，還可對(duì)設(shè)計(jì)文件及有關(guān)信息進(jìn)行返回標(biāo)注于原理圖，使得PCB板中的有關(guān)信息與原理圖相一致，以便在今后的建檔、更改設(shè)計(jì)能同步起來(lái), 同時(shí)對(duì)模擬的有關(guān)信息進(jìn)行更新，使得能對(duì)電路的電氣性能及功能進(jìn)行板級(jí)驗(yàn)證。 在設(shè)計(jì)中，布局是一個(gè)重要的環(huán)節(jié)。 ******************************************************************************************** 第二篇（7）在PCB上是否加有工藝線？阻焊是否符合生產(chǎn)工藝的要求，阻焊尺寸是否合適，字符標(biāo)志是否壓在器件焊盤上，以免影響電裝質(zhì)量。（5）后加在PCB中的圖形（如圖標(biāo)、注標(biāo)）是否會(huì)造成信號(hào)短路。（3）對(duì)于關(guān)鍵的信號(hào)線是否采取了最佳措施，如長(zhǎng)度最短，加保護(hù)線，輸入線及輸出線被明顯地分開(kāi)。 布線設(shè)計(jì)完成后，需認(rèn)真檢查布線設(shè)計(jì)是否符合設(shè)計(jì)者所制定的規(guī)則，同時(shí)也需確認(rèn)所制定的規(guī)則是否符合印制板生產(chǎn)工藝的需求，一般檢查有如下幾個(gè)方面： （1） 線與線，線與元件焊盤，線與貫通孔，元件焊盤與貫通孔，貫通孔與貫通孔之間的距離是否合理，是否滿足生產(chǎn)要求。 (),( mm)，如：、。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來(lái)支持布線的進(jìn)行。而有些通路是無(wú)效的，如被元件腿的焊盤占用的或被安裝孔、定們孔所占用的等。 在許多CAD系統(tǒng)中，布線是依據(jù)網(wǎng)絡(luò)系統(tǒng)決定的。多層板的接電（地）層腿的處理相同。②容易造成虛焊點(diǎn)。 4 大面積導(dǎo)體中連接腿的處理 首先應(yīng)考慮用電源層，其次才是地層。 3 信號(hào)線布在電（地）層上 數(shù)字地與模擬地有一點(diǎn)短接，請(qǐng)注意，只有一個(gè)連接點(diǎn)。 現(xiàn)在有許多PCB不再是單一功能電路（數(shù)字或模擬電路），而是由數(shù)字電路和模擬電路混合構(gòu)成的。或是做成多層板，電源，地線各占用一層。 對(duì)每個(gè)從事電子產(chǎn)品設(shè)計(jì)的工程人員來(lái)說(shuō)都明白地線與電源線之間噪音所產(chǎn)生的原因， 現(xiàn)只對(duì)降低式抑制噪音作以表述： （1）眾所周知的是在電源、地線之間加上去耦電容。所以對(duì)電、 地線的布線要認(rèn)真對(duì)待，把電、地線所產(chǎn)生的噪音干擾降到最低限度，以保證產(chǎn)品的質(zhì)量。 1 電源、地線的處理 一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開(kāi)已布的線。 布線的方式也有兩種：自動(dòng)布線及交互式布線，在自動(dòng)布線之前， 可以用交互式預(yù)先對(duì)要求比較嚴(yán)格的線進(jìn)行布線，輸入端與輸出端的邊線應(yīng)避免相鄰平行， 以免產(chǎn)生反射干擾。 在PCB設(shè)計(jì)中，布線是完成產(chǎn)品設(shè)計(jì)的重要步驟，可以說(shuō)前面的準(zhǔn)備工作都是為它而做的， 在整個(gè)PCB中，以布線的設(shè)計(jì)過(guò)程限定最高，技巧最細(xì)、工作量最大。 高速PCB設(shè)計(jì)指南之一 第一篇 PCB設(shè)計(jì)基礎(chǔ)教程目 錄1. 高速PCB設(shè)計(jì)指南之一 2. 高速PCB設(shè)計(jì)指南之二 3. PCB Layout指南(上) 4. PCB Layout指南(下) 5. PCB設(shè)計(jì)的一般原則 6. PCB設(shè)計(jì)基礎(chǔ)知識(shí) 7. PCB設(shè)計(jì)基本概念 8. pcb設(shè)計(jì)注意事項(xiàng) 9. PCB設(shè)計(jì)幾點(diǎn)體會(huì) 10. PCB LAYOUT技術(shù)大全 11. PCB和電子產(chǎn)品設(shè)計(jì) 12. PCB電路版圖設(shè)計(jì)的常見(jiàn)問(wèn)題 13. PCB設(shè)計(jì)中格點(diǎn)的設(shè)置 14. 新手設(shè)計(jì)PCB注意事項(xiàng) 15. 怎樣做一塊好的PCB板 16. 射頻電路PCB設(shè)計(jì) 17. 設(shè)計(jì)技巧整理 18. 用PROTEL99制作印刷電路版的基本流程 19. 用PROTEL99SE 布線的基本流程 20. 蛇形走線有什么作用 21. 封裝小知識(shí) 22. 典型的焊盤直徑和最大導(dǎo)線寬度的關(guān)系 23. 新手上路認(rèn)識(shí)PCB 24. 新手上路認(rèn)識(shí)PCB二高速PCB設(shè)計(jì)指南之一 PCB布線 PCB布線有單面布線、 雙面布線及多層布線。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。 自動(dòng)布線的布通率，依賴于良好的布局，布線規(guī)則可以預(yù)先設(shè)定， 包括走線的彎曲次數(shù)、導(dǎo)通孔的數(shù)目、步進(jìn)的數(shù)目等。 并試著重新再布線，以改進(jìn)總體效果。 對(duì)目前高密度的PCB設(shè)計(jì)已感覺(jué)到貫通孔不太適應(yīng)了， 它浪費(fèi)了許多寶貴的布線通道，為解決這一矛盾，出現(xiàn)了盲孔和埋孔技術(shù)，它不僅完成了導(dǎo)通孔的作用， 還省出許多布線通道使布線過(guò)程完成得更加方便，更加流暢，更為完善，PCB 板的設(shè)計(jì)過(guò)程是一個(gè)復(fù)雜而又簡(jiǎn)單的過(guò)程，要想很好地掌握它，還需廣大電子工程設(shè)計(jì)人員去自已體會(huì)， 才能得到其中的真諦。 既使在整個(gè)PCB板中的布線完成得都很好，但由于電源、 地線的考慮不周到而引起的干擾，會(huì)使產(chǎn)品的性能下降，有時(shí)甚至影響到產(chǎn)品的成功率。 （2）盡量加寬電源、地線寬度，最好是地線比電源線寬，它們的關(guān)系是：地線＞電源線＞信號(hào)線，（通常信號(hào)線寬為：～,～,～ mm）對(duì)數(shù)字電路的PCB可用寬的地導(dǎo)線組成一個(gè)回路, 即構(gòu)成一個(gè)地網(wǎng)來(lái)使用(模擬電路的地不能這樣使用)（3）用大面積銅層作地線用,在印制板上把沒(méi)被用上的地方都與地相連接作為地線用。 2 數(shù)字電路與模擬電路的共地處理 因此在布線時(shí)就需要考慮它們之間互相干擾問(wèn)題，特別是地線上的噪音干擾。 數(shù)字電路的頻率高，模擬電路的敏感度強(qiáng)，對(duì)信號(hào)線來(lái)說(shuō)，高頻的信號(hào)線盡可能遠(yuǎn)離敏感的模擬電路器件，對(duì)地線來(lái)說(shuō)，整個(gè)PCB對(duì)外界只有一個(gè)結(jié)點(diǎn)，所以必須在PCB內(nèi)部進(jìn)行處理數(shù)、模共地的問(wèn)題，而在板內(nèi)部數(shù)字地和模擬地實(shí)際上是分開(kāi)的它們之間互不相連，只是在PCB與外界連接的接口處（如插頭等）。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來(lái)決定。 在多層印制板布線時(shí)，由于在信號(hào)線層沒(méi)有布完的線剩下已經(jīng)不多，再多加層數(shù)就會(huì)造成浪費(fèi)也會(huì)給生產(chǎn)增加一定的工作量，成本也相應(yīng)增加了，為解決這個(gè)矛盾，可以考慮在電（地）層上進(jìn)行布線。因?yàn)樽詈檬潜Ａ舻貙拥耐暾浴?在大面積的接地（電）中，常用元器件的腿與其連接，對(duì)連接腿的處理需要進(jìn)行綜合的考慮，就電氣性能而言，元件腿的焊盤與銅面滿接為好，但對(duì)元件的焊接裝配就存在一些不良隱患如：①焊接需要大功率加熱器。所以兼顧電氣性能與工藝需要，做成十字花焊盤，稱之為熱隔離（heat shield）俗稱熱焊盤（Thermal），這樣，可使在焊接時(shí)因截面過(guò)分散熱而產(chǎn)生虛焊點(diǎn)的可能性大大減少。 5 布線中網(wǎng)絡(luò)系統(tǒng)的作用 網(wǎng)格過(guò)密，通路雖然有所增加，但步進(jìn)太小，圖場(chǎng)的數(shù)據(jù)量過(guò)大，這必然對(duì)設(shè)備的存貯空間有更高的要求，同時(shí)也對(duì)象計(jì)算機(jī)類電子產(chǎn)品的運(yùn)算速度有極大的影響。網(wǎng)格過(guò)疏，通路太少對(duì)布通率的影響極大。 6 設(shè)計(jì)規(guī)則檢查（DRC） （2）電源線和地線的寬度是否合適，電源與地線之間是否緊耦合（低的波阻抗）？在PCB中是否還有能讓地線加寬的地方。（4）模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線。（6）對(duì)一些不理想的線形進(jìn)行修改。（8）多層板中的電源地層的外框邊緣是否縮小，如電源地層的銅箔露出板外容易造成短路。 PCB布局 布局結(jié)果的好壞將直接影響布線的效果，因此可以這樣認(rèn)為，合理的布局是PCB設(shè)計(jì)成功的第一步。 布局的方式分兩種，一種是交互式布局，另一種是自動(dòng)布局，一般是在自動(dòng)布局的基礎(chǔ)上用交互式布局進(jìn)行調(diào)整，在布局時(shí)還可根據(jù)走線的情況對(duì)門電路進(jìn)行再分配，將兩個(gè)門電路進(jìn)行交換，使其成為便于布線的最佳布局。 考慮整體美觀 布局的檢查 印制板尺寸是否與加工圖紙尺寸相符？能否符合PCB制造工藝要求？有無(wú)定位標(biāo)記？元件在二維、三維空間上有無(wú)沖突？元件布局是否疏密有序，排列整齊？是否全部布完？需經(jīng)常更換的元件能否方便的更換？插件板插入設(shè)備是否方便？熱敏元件與發(fā)熱元件之間是否有適當(dāng)?shù)木嚯x？調(diào)整可調(diào)元件是否方便？在需要散熱的地方，裝了散熱器沒(méi)有？空氣流是否通暢？信號(hào)流程是否順暢且互連最短？插頭、插座等與機(jī)械設(shè)計(jì)是否矛盾？線路的干擾問(wèn)題是否有所考慮？ 第三篇目前約50% 的設(shè)計(jì)的時(shí)鐘頻率超過(guò)50MHz，將近20% 的設(shè)計(jì)主頻超過(guò)120MHz。因此，高速電路設(shè)計(jì)技術(shù)已經(jīng)成為電子系統(tǒng)設(shè)計(jì)師必須采取的設(shè)計(jì)手段。 （二）、什么是高速電路 　　通常認(rèn)為如果數(shù)字邏輯電路的頻率達(dá)到或者超過(guò)45MHZ~50MHZ，而且工作在這個(gè)頻率之上的電路已經(jīng)占到了整個(gè)電子系統(tǒng)一定的份量（比如說(shuō)１／３），就稱為高速電路。因此，通常約定如果（線傳播延時(shí)大于1/2數(shù)字信號(hào)驅(qū)動(dòng)端的上升時(shí)間），則認(rèn)為此類信號(hào)是高速信號(hào)并產(chǎn)生傳輸線效應(yīng)。 信號(hào)的傳遞發(fā)生在信號(hào)狀態(tài)改變的瞬間，如上升或下降時(shí)間。反之，反射信號(hào)將在信號(hào)改變狀態(tài)之后到達(dá)驅(qū)動(dòng)端。 （三）、高速信號(hào)的確定 　　上面我們定義了傳輸線效應(yīng)發(fā)生的前提條件，但是如何得知線延時(shí)是否大于1/2驅(qū)動(dòng)端的信號(hào)上升時(shí)間？ 一般地，信號(hào)上升時(shí)間的典型值可通過(guò)器件手冊(cè)給出，而信號(hào)的傳播時(shí)間在PCB設(shè)計(jì)中由實(shí)際布線長(zhǎng)度決定。 但是，（如果過(guò)孔多，器件管腳多，網(wǎng)線上設(shè)置的約束多，延時(shí)將增大。如果板上有GaAs芯片。 設(shè)Tr 為信號(hào)上升時(shí)間， Tpd 為信號(hào)線傳播延時(shí)。如果2Tpd≥Tr≥4Tpd，信號(hào)落在不確定區(qū)域。對(duì)于落在不確定區(qū)域及問(wèn)題區(qū)域的信號(hào)，應(yīng)該使用高速布線方法。 PCB板上的走線可等效為下圖所示的串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。將寄生電阻、電容和電感加到實(shí)際的PCB連線中之后，連線上的最終阻抗稱為特征阻抗Zo。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號(hào)和信號(hào)最終的穩(wěn)定狀態(tài)將不同，這就引起信號(hào)在接收端產(chǎn)生反射，這個(gè)反射信號(hào)將傳回信號(hào)發(fā)射端并再次反射回來(lái)。這種效應(yīng)被稱為振蕩，信號(hào)的振蕩在信號(hào)的上升沿和下降沿經(jīng)常可以看到。 延時(shí)和時(shí)序錯(cuò)誤Delay amp。 多次跨越邏輯電平門限錯(cuò)誤False Switching 串?dāng)_Induced Noise (or crosstalk)當(dāng)失真變形非常顯著時(shí)可導(dǎo)致多種錯(cuò)誤，引起設(shè)計(jì)失敗。如果上述情況沒(méi)有被足夠考慮，EMI將顯著增加，這就不單單影響自身設(shè)計(jì)結(jié)果，還會(huì)造成整個(gè)系統(tǒng)的失敗。 反射信號(hào)產(chǎn)生的主要原因：過(guò)長(zhǎng)的走線；未被匹配終結(jié)的傳輸線，過(guò)量電容或電感以及阻抗失配。過(guò)多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。電路設(shè)計(jì)師必須確定最壞情況下的時(shí)間延時(shí)以確保設(shè)計(jì)的正確性。 多次跨越邏輯電平門限錯(cuò)誤 多次跨越邏輯電平門限錯(cuò)誤是信號(hào)振蕩的一種特殊的形式，即信號(hào)的振蕩發(fā)生在邏輯電平門限附近，多次跨越邏輯電平門限會(huì)導(dǎo)致邏輯功能紊亂。 過(guò)沖與下沖 過(guò)沖與下沖來(lái)源于走線過(guò)長(zhǎng)或者信號(hào)變化太快兩方面的原因。 串?dāng)_ 　　串?dāng)_表現(xiàn)為在一根信號(hào)線上有信號(hào)通過(guò)時(shí)，在PCB板上與之相鄰的信號(hào)線上就會(huì)感應(yīng)出相關(guān)的信號(hào)，我們稱之為串?dāng)_。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。 電磁輻射 　　EMI(ElectroMagnetic Interference)即電磁干擾，產(chǎn)生的問(wèn)題包含過(guò)量的電磁輻射及對(duì)