【正文】 瞬間，如上升或下降時(shí)間。 設(shè)Tr 為信號(hào)上升時(shí)間， Tpd 為信號(hào)線傳播延時(shí)。過多的信號(hào)延時(shí)可能導(dǎo)致時(shí)序錯(cuò)誤和器件功能的混亂。異步信號(hào)和時(shí)鐘信號(hào)更容易產(chǎn)生串?dāng)_。通常情形下，PCB走線采用兩種基本拓?fù)浣Y(jié)構(gòu)，即菊花鏈(Daisy Chain)布線和星形(Star)分布。這種方式最適合于對(duì)時(shí)鐘線信號(hào)進(jìn)行匹配處理。其中非常重要的是保證PCB板有很好的接地。 結(jié)束語(yǔ) 　　高速電路設(shè)計(jì)是一個(gè)非常復(fù)雜的設(shè)計(jì)過程，ZUKEN公司的高速電路布線算法(Route Editor)和EMC/EMI分析軟件(INCASES,HotStage)應(yīng)用于分析和發(fā)現(xiàn)問題。單是通信與個(gè)人計(jì)算產(chǎn)品工業(yè)就足以領(lǐng)導(dǎo)全球的市場(chǎng)。除非另外標(biāo)明，這個(gè)標(biāo)準(zhǔn)將所有三中“希望目標(biāo)”標(biāo)記為一級(jí)、二級(jí)或三級(jí)。這包括元件、板或貼裝精度的擴(kuò)散，以及最小的焊接點(diǎn)或焊盤突出的期望（表３，４，５和６）。 　　 元件構(gòu)造，以及在其制造中使用的材料結(jié)合，不在這個(gè)工業(yè)標(biāo)準(zhǔn)與指引中定義。 　　 球間距與球尺寸將也會(huì)影響電路布線效率。這種封裝已經(jīng)由一些主要的ＩＣ制造商用來滿足具有廣泛運(yùn)作環(huán)境的應(yīng)用。雖然較大間距的ＢＧＡ將接納電路走線的焊盤之間的間隔，較高Ｉ／Ｏ的元件將依靠電鍍旁路孔來將電路走到次表面層。 a) 放置模擬電路元器件，包括DAA電路；三 放置數(shù)字元器件及去耦電容： 未使用之區(qū)域用地區(qū)域填充，如有屏蔽外殼也須與之相連。 晶振電容的地直接連接至 Modem的GND引腳，不要使用地線區(qū)域或地線走線來連接電容和Modem的GND引腳。 元器件放置在一起并緊靠EIA/TIA232接口的Connector。EIA/TIA232電纜靠近Modem外殼處放置一磁環(huán)時(shí)直接連到數(shù)字地。 10uF VC電容的連接端通過獨(dú)立走線連至Modem的VREF引腳(PIN25)。 電話線的去耦方法與電源去耦類似，使用增加電感組合體、Choke、電容等方法。當(dāng)然，有許多重要的RF設(shè)計(jì)課題值得討論，包括阻抗和阻抗匹配、絕緣層材料和層疊板以及波長(zhǎng)和駐波，不過，本文將集中探討與RF電路板分區(qū)設(shè)計(jì)有關(guān)的各種問題。高功率電路有時(shí)還可包括RF緩沖器和壓控制振蕩器(VCO)。將RF路徑上的過孔尺寸減到最小不僅可以減少路徑電感，而且還可以減少主地上的虛焊點(diǎn)，并可減少RF能量泄漏到層疊板內(nèi)其他區(qū)域的機(jī)會(huì)。 有時(shí)不太可能在多個(gè)電路塊之間保證足夠的隔離，在這種情況下就必須考慮采用金屬屏蔽罩將射頻能量屏蔽在RF區(qū)域內(nèi)，但金屬屏蔽罩也存在問題，例如：自身成本和裝配成本都很貴； 此外，恰當(dāng)和有效的芯片電源去耦也非常重要。緩沖器可以很好地隔離不同頻率處的阻抗變化，從而電路之間不會(huì)相互干擾。要做到這點(diǎn)是不容易的。 在所有PCB設(shè)計(jì)中，盡可能將數(shù)字電路遠(yuǎn)離模擬電路是一條總的原則，它同樣也適用于RF PCB設(shè)計(jì)。當(dāng)你必須在某個(gè)時(shí)間段里完成一份工作時(shí)，你很容易就會(huì)忘記一些關(guān)鍵的東西，更不用說要作出更改了。 （2）打印時(shí)總是不能打印到一頁(yè)紙上：a. 創(chuàng)建pcb庫(kù)時(shí)沒有在原點(diǎn)；b. 多次移動(dòng)和旋轉(zhuǎn)了元件，pcb板界外有隱藏的字符。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線， 并試著重新再布線，以改進(jìn)總體效果。 這些規(guī)則了，因?yàn)檩斎刖W(wǎng)表時(shí)，設(shè)計(jì)規(guī)則已隨網(wǎng)表輸入進(jìn)PowerPCB了。 注意事項(xiàng)a. 布局的首要原則是保證布線的布通率，移動(dòng)器件時(shí)注意飛線的連接，把有連線關(guān)系的器件放在一起b. 數(shù)字器件和模擬器件要分開，盡量遠(yuǎn)離c. 去耦電容盡量靠近器件的VCCd. 放置器件時(shí)要考慮以后的焊接，不要太密集e. 多使用軟件提供的Array和Union功能，提高布局的效率 布線如果設(shè)置了高速規(guī)則，必須檢查，否則可以跳過這一項(xiàng)。 注意事項(xiàng)a. 電源線和地線盡量加粗b. 去耦電容盡量與VCC直接連接c. 設(shè)置Specctra的DO文件時(shí)，首先添加Protect all wires命令，保護(hù)手工布的線不被自動(dòng)布線器重布d. 如果有混合電源層，應(yīng)該將該層定義為Split/mixed Plane，在布線之前將其分割，布完線之后，使用Pour Manager的Plane Connect進(jìn)行覆銅e. 將所有的器件管腳設(shè)置為熱焊盤方式，做法是將Filter設(shè)為Pins，選中所有的管腳，修改屬性，在Thermal選項(xiàng)前打勾f. 手動(dòng)布線時(shí)把DRC選項(xiàng)打開，使用動(dòng)態(tài)布線（Dynamic Route） 檢查 手工布局1. 工具印制板的結(jié)構(gòu)尺寸畫出板邊（Board Outline）。（2）元件跑到圖紙界外：沒有在元件庫(kù)圖表紙中心創(chuàng)建元件。 如果RF走線必須穿過信號(hào)線，那么盡量在它們之間沿著RF走線布一層與主地相連的地。通常信號(hào)電平越高，就越容易把噪聲引入到其它電路。 壓控振蕩器(VCO)可將變化的電壓轉(zhuǎn)換為變化的頻率，這一特性被用于高速頻道切換，但它們同樣也將控制電壓上的微量噪聲轉(zhuǎn)換為微小的頻率變化，而這就給RF信號(hào)增加了噪聲。在最好情況下，它們將能在任何溫度和電壓條件下穩(wěn)定地工作。現(xiàn)代蜂窩電話的某些部分采用不同工作電壓，并借助軟件對(duì)其進(jìn)行控制，以延長(zhǎng)電池工作壽命。 這些去耦元件的物理位置通常也很關(guān)鍵，圖2表示了一種典型的布局方法。 盡管有以上的問題，但是金屬屏蔽罩非常有效，而且常常還是隔離關(guān)鍵電路的唯一解決方案?？梢酝ㄟ^將直通過孔安排在PCB板兩面都不受RF干擾的區(qū)域來將直通過孔的不利影響減到最小。 Tip和Ring線接口處放置Choke。 10uF VC電容的連接端通過Bead後用獨(dú)立走線連至Modem的AGND引腳(PIN34)。 各電源線上放置相同模式的Choke。 在XTLO引腳與晶振/電容節(jié)點(diǎn)處接一個(gè)100 Ohm電阻。 所有連到晶振輸入/輸出端(如XTLI、XTLO)的走線盡量短，以減少噪聲干擾及分布電容對(duì)Crystal的影響。 PCB Layout指南(下) d) 對(duì)串行DTE模塊，接口電路靠近Connector； 系列接口信號(hào)的接收/驅(qū)動(dòng)器盡量靠近Connector并遠(yuǎn)離高頻時(shí)鐘信號(hào)走線，以減少/避免每條線上增加的噪聲抑制器件，如阻流圈和電容等。 b) 元器件周圍留出電源和地走線的空間；對(duì)要求間隔小于所推薦值的應(yīng)用，咨詢印制板供應(yīng)商。元件四周的引線接合座之間的互連必須流向內(nèi)面。 　　 芯片規(guī)模的BGA變量 　　 針對(duì)“密間距”和“真正芯片大小”的ＩＣ封裝，最近開發(fā)的ＪＥＤＥＣ ＢＧＡ指引提出許多物理屬性，并為封裝供應(yīng)商提供“變量”形式的靈活性。ＢＧＡ與密間距ＢＧＡ元件兩者相對(duì)于密間距引腳框架封裝的ＩＣ都不容易損壞，并且ＢＧＡ標(biāo)準(zhǔn)允許選擇性地減少接觸點(diǎn)，以滿足特殊的輸入／輸出（Ｉ／Ｏ）要求。 　　圖一和表一所描述的典型的三類焊盤幾何形狀是為每一類元件所提供的：最大焊盤(一級(jí))、中等焊盤(二級(jí))和最小焊盤(三級(jí))。這個(gè)新的國(guó)際標(biāo)準(zhǔn)確認(rèn)兩個(gè)為開發(fā)焊盤形狀提供信息的基本方法： 　　１)．基于工業(yè)元件規(guī)格、電路板制造和元件貼裝精度能力的準(zhǔn)確資料。電子產(chǎn)品的技術(shù)進(jìn)步和不斷增長(zhǎng)的復(fù)雜性正產(chǎn)生對(duì)更高密度電路制造方法的需求。如果環(huán)路穿過同一網(wǎng)線其它走線則構(gòu)成閉環(huán)。但較長(zhǎng)的垂直安裝會(huì)增加電阻的電感。這可通過手工計(jì)算，也可通過CAD工具計(jì)算出特征阻抗值和終端匹配電阻值。如果超過這個(gè)標(biāo)準(zhǔn)，就存在傳輸線的問題。 過沖與下沖來源于走線過長(zhǎng)或者信號(hào)變化太快兩方面的原因。如果傳輸線和接收端的阻抗不匹配，那么輸出的電流信號(hào)和信號(hào)最終的穩(wěn)定狀態(tài)將不同，這就引起信號(hào)在接收端產(chǎn)生反射，這個(gè)反射信號(hào)將傳回信號(hào)發(fā)射端并再次反射回來。如果板上有GaAs芯片。因此，通常約定如果（線傳播延時(shí)大于1/2數(shù)字信號(hào)驅(qū)動(dòng)端的上升時(shí)間），則認(rèn)為此類信號(hào)是高速信號(hào)并產(chǎn)生傳輸線效應(yīng)。 考慮整體美觀 （4）模擬電路和數(shù)字電路部分，是否有各自獨(dú)立的地線。也有在PCB上不共地的，這由系統(tǒng)設(shè)計(jì)來決定。 必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。一般先進(jìn)行探索式布經(jīng)線，快速地把短線連通， 然后進(jìn)行迷宮式布線，先把要布的連線進(jìn)行全局的布線路徑優(yōu)化，它可以根據(jù)需要斷開已布的線?；蚴亲龀啥鄬影?，電源，地線各占用一層。首先應(yīng)考慮用電源層，其次才是地層。所以要有一個(gè)疏密合理的網(wǎng)格系統(tǒng)來支持布線的進(jìn)行。 ******************************************************************************************** 第二篇信號(hào)從驅(qū)動(dòng)端到接收端經(jīng)過一段固定的時(shí)間，如果傳輸時(shí)間小于1/2的上升或下降時(shí)間，那么來自接收端的反射信號(hào)將在信號(hào)改變狀態(tài)之前到達(dá)驅(qū)動(dòng)端。如果Tr≥4Tpd，信號(hào)落在安全區(qū)域。 反射信號(hào)Reflected signals 　　通常在有多個(gè)接收端時(shí)會(huì)出現(xiàn)問題。因此解串?dāng)_的方法是移開發(fā)生串?dāng)_的信號(hào)或屏蔽被嚴(yán)重干擾的信號(hào)。 　　對(duì)于菊花鏈布線，布線從驅(qū)動(dòng)端開始，依次到達(dá)各接收端。其缺點(diǎn)是RC匹配終端中的電容可能影響信號(hào)的形狀和傳播速度。對(duì)復(fù)雜的設(shè)計(jì)采用一個(gè)信號(hào)層配一個(gè)地線層是十分有效的方法。本文所闡述的方法就是專門針對(duì)解決這些高速電路設(shè)計(jì)問題的。 　　高密度電子產(chǎn)品的開發(fā)者越來越受到幾個(gè)因素的挑戰(zhàn)：物理復(fù)雜元件上更密的引腳間隔、財(cái)力貼裝必須很精密、和環(huán)境許多塑料封裝吸潮，造成裝配處理期間的破裂。 　　一級(jí)：最大 － 用于低密度產(chǎn)品應(yīng)用，“最大”焊盤條件用于波峰或流動(dòng)焊接無(wú)引腳的片狀元件和有引腳的翅形元件。 　　用于焊盤的輪廓公差方法的方式與元件的類似。每一個(gè)制造商都將企圖將其特殊的結(jié)構(gòu)勝任用戶所定義的應(yīng)用。許多公司已經(jīng)選擇對(duì)較低Ｉ／Ｏ數(shù)的ＣＳＰ不采用０．５０ｍｍ間距。 　　 超過２０家主要的ＩＣ制造商和封裝服務(wù)提供商已經(jīng)采用了μＢＧＡ封裝。表七所示的焊盤幾何形狀推薦一個(gè)與名義標(biāo)準(zhǔn)接觸點(diǎn)或球的直徑相等或稍小的直徑。 在系統(tǒng)電路原理圖中： 模擬信號(hào)走線線寬10mil(一般為1215mil)，如MICM、MICV、SPKV、VC、VREF、TXATXARXA、TELIN、TELOUT。 所有地線走線盡量寬，2550mil。 雙面板中沒有地線層，晶振電容地線應(yīng)使用盡量寬的短線連接至器件上 但電話線的去耦比電源去耦更困難也更值得注意， 一般做法是預(yù)留這些器件的位置，以便性能/EMI測(cè)試認(rèn)證時(shí)調(diào)整。 敏感的模擬信號(hào)應(yīng)該盡可能遠(yuǎn)離高速數(shù)字信號(hào)和RF信號(hào)。 許多集成了線性線路的RF芯片對(duì)電源的噪音非常敏感，通常每個(gè)芯片都需要采用高達(dá)四個(gè)電容和一個(gè)隔離電感來確保濾除所有的電源噪音(見圖1)。 如果射頻信號(hào)線不得不從濾波器的輸入端繞回輸出端，這可能會(huì)嚴(yán)重?fù)p害濾波器的帶通特性。 公共模擬地和用于屏蔽和隔開信號(hào)線的地通常是同等重要的，問題在于如果沒有預(yù)見和事先仔細(xì)的計(jì)劃，每次你能在這方面所做的事都很少。 選擇顯示所有隱藏的字符， 縮小pcb, 然后移動(dòng)字符到邊界內(nèi)。 如果修改了設(shè)計(jì)規(guī)則，必須同步原理圖，保證原理圖和PCB的一致。檢查出錯(cuò)誤，必須修改布局和布線。選擇ToolsSPECCTRA，啟動(dòng)Specctra布線器的接口，設(shè)置好DO文件，按Continue就啟動(dòng)了Specctra布線器自動(dòng)布線，結(jié)束后如果布通率為100%，那么就可以進(jìn)行手工調(diào)整布線了；如果不到100%，說明布局或手工布線有問題，需要調(diào)整布局或手工布線，直至全部布通為止。PowerPCB提供了兩種方法，手工布局和自動(dòng)布局。必要時(shí)應(yīng)加地線隔離，兩相鄰層的布線要互相垂直，平行容易產(chǎn)生寄生耦合。 PROTEL相關(guān)疑問 ：（1）ERC報(bào)告管腳沒有接入信號(hào)：a. 創(chuàng)建封裝時(shí)給管腳定義了I/O屬性；，管腳與線沒有連上；c. 創(chuàng)建元件時(shí)pin方向反向，必須非pin name端連線。 本文小結(jié) 如果必須要在輸入或輸出端走一根長(zhǎng)線，那么最好是在輸出端，通常輸出端的阻抗要低得多，而且也不容易感應(yīng)噪聲。 在最壞情況下，如果放大器和緩沖器的輸出以適當(dāng)?shù)南辔缓驼穹答伒剿鼈兊妮斎攵?，那么它們就有可能產(chǎn)生自激振蕩。 電氣分區(qū)原則大體上與物理分區(qū)相同，但還包含一些其它因素。需要一些技巧來確保直通過孔不會(huì)把RF能量從板的一面?zhèn)鬟f到另一面，常用的技術(shù)是在兩面都使用盲孔。元器件布局是實(shí)現(xiàn)一個(gè)優(yōu)秀RF設(shè)計(jì)的關(guān)鍵，最有效的技術(shù)是首先固定位于RF路徑上的元器件，并調(diào)整其朝向以將RF路徑的長(zhǎng)度減到最小，使輸入遠(yuǎn)離輸出，并盡可能遠(yuǎn)地分離高功率電路和低功率電路。 數(shù)字地區(qū)域和模擬地區(qū)域用一條直的空隙隔開。(另一面須用數(shù)字地做相同處理) Modem易產(chǎn)生噪聲的信號(hào)引腳、中性信號(hào)引腳、易受干擾的信號(hào)引腳如下表所示：===============================================================| Noise Source | neutral | noisesensitive +++VDD,GND, AGND | | 31,38,34,37 | +++Crystal | 52,53 | | +++Reset | | 35 | +++Memory BUS| 16,